EDA环境结合测量软件 大幅缩短电子产品开发周期

过衡量标准（如LTE错误向量幅度（EVM）与邻近通道洩漏比（ACLR））的"标准规格"而取得测量资料。但现在由于EDA软件与自动化软件可衔接，让工程师可于模拟装置上建构EDA环境，进而使用完整的测量演算法。也因为如此，工程师在设计初期即可找出复杂产品或系统相关的问题，亦等于缩短设计时间。

行为模型助力　设计/测量同时进行

在整合设计与测试实例的第二个趋势，就是利用EDA所产生的行为模型，加速开发产品检验/认证，并製作测试软件。在此之前，让产品设计程序效率低落的塬因之一，就是特定产品的测试程序代码开发缓慢，甚至要等到首次测试实体塬型之后。不论是特性描述或生产测试程序代码，若要能加快开发程序，最好通过软件製作既定设计的塬型并直接做为DUT。通过此方式，工程师将可以于产品设计期间同时，开发特性描述与生产测试软件，进而加速上市时间。

以美敦力（Medtronic）为例，该公司最近就针对心率调节器开发而选用此设计方式。美敦力通过特殊设计的新软件套件衔接EDA环境与测量软件，连接软件环境之后，工程师可于製作实际硬件之前就开发出测试工作台，而通过此设计方式而达到的平行机制，让工程师能因此加速产品上市时间。

在提升工程设计完整度的过程中，整合"设计实例"与"测试实例"的重要度将越来越被突显。由于EDA与测量软件间越来越紧密，工程师将能于未来数年之内更有效利用EDA软件，以取得更完整的模拟作业，并让EDA模拟功能强化检验与生产测试的程序。

FPGA启动下世代测量仪器革命

过去20多年来，"微处理器架构、可由使用者设计程式的测量演算法"已成主流概念，让测试系统可迅速接受不断变动的客製化测试需求。此方法亦即所谓的虚拟仪控，且供应商亦继续设法设计其他仪器优势--更高效能、提高客製化程度、更广泛采用现成技术、降低测试系统成本等。

如果说微处理器带动虚拟仪控的革命，那么现场可编程闸阵列（FPGA）就又启动了下个阶段。FPGA用于仪器之中已有数年，举例来说，目前高频宽示波器虽可蒐集大量资料，但使用者并无法迅速分析所有资料。这些装置上的硬件定义演算法一般均建置于FPGA，以执行资料分析与缩减（平均、触发、波形数学）、运算统计（平均值、标准差、最大值、最小值）、处理资料以利显示，最后为使用者呈现有意义的结果。这些功能虽然确有其价值，但却无法突显FPGA潜在功能，在大部分条件下，使用者并无法将客製化测量演算法部署至FPGA。

测量硬件上的开放式FPGA，可为仅有处理器的系统提供多项优势。基于FPGA的强大运算功能，将可达到更高的测试传输率与更广的测试範围，进而缩短测试时间并降低投资成本。微处理器所无法达到的测试作业，亦可通过FPGA的低延迟特性而建置。FPGA既有的平行机制，可达到真正的多执行序测试，甚至超越多核心处理器。在即时测试的硬件排序与待测物控制程序中，FPGA更扮演关键角色。

由产业研究公司Frost & Sullivan所发表的2011年模组化仪控市场研究指出，由Altera与赛灵思（Xilinx）等公司对FPGA功能的提升，将对测试与测量应用影响深远，对需要高精确度与快速处理功能的客户而言尤为如此，目前市场上有越来越多的开放式FPGA产品。

虽然市面上已有许多硬件可供选择，但大多数的测量演算法都是针对虚拟仪控的微处理器部分所开发。基于资料形态、程式设计模型、特定硬件属性（如时序限制） 等的不同，并无法简单移至FPGA继续使用。厂商要开发专业且稳定的FPGA测量硅智财（IP）须具备专业知识并耗上大量时间，因此，目前仪控硬件中的大多数FPGA仅使用供应商定义的固定演算法，无法由使用者自行设计程式。

2011年业界就已经开始讨论异质运算（Heterogeneous Computing），意即将演算法分配至多种运算架构（中央处理器（CPU）、图形处理器（GPU）、FPGA、云端系统）中，找出最佳的演算法建构资源。除硬件架构本身的强大功能考量之外，异质运算代表各种系统的程式设计难题，且测量演算法难以在系统之间"携带"，复杂度确实有所影响。

业界最近针对测试工程领导厂商的全球调查指出，约有54%受访者认为未来技术发展将可提升测试传输率并降低系统成本，进而缩短开发时间。为克服此难题，产业界正积极开发相关工具，以期能跨硬件系统使用演算法，并且让FPGA可普及于测试系统。

此种跨硬件的系统将可提供硬件描述语言（HDL）抽象化。HDL是以文字方式描述逻辑闸层（Gate）与讯号层（Signal-level）的行为，而HDL抽象化（Abstraction）工具则通过图形或简图的呈现方式，撷取更高层级的设计（图3）。与HDL相较，虽然这些工