嵌入式软硬件接口设计实例

寄存器复位内容

硬件设计工程师应仔细考虑系统的复位状态。硬件设计通常采用启动程序来取得系统启动后的控制权，并将系统初始化到一个安全的状态。系统复位后应将硬件置于一个确定的安全状态，并且硬件应持续保持安全状态直到系统软件初始化完成为止。代码也应在软件控制下复位硬件以帮助调试、自检和原始代码的开发。
系统A不控制驱动寄存器的复位内容，需要代码的介入来将所有三个轴的驱动寄存器设置为零。这种结构会产生严重的系统设计问题，因为处理器通常是保持在复位状态，直到FPGA和ASIC加电并得到配置后处理器才正常工作。如果开发人员使用仿真器，那么在集成过程中系统A还会出现另外的问题：被仿真器控制的处理器在系统加电后可能需要很长的初始化时间才能正常工作。在软件取得控制权之前系统A和B的轴都处于随机驱动状态。

系统B在加电后会将所有轴驱动寄存器设为零，它对轴驱动设置的控制并不依赖于启动时间。因为系统B没有隐藏的状态机，因此在本设计中没有必要考虑增加额外的软件复位寄存器。

寄存器域设计

大多数资源接口所包含的数据项并不正好适合一个寄存器。这种情况下，硬件设计工程师必须将一个寄存器分成若干域。合理的域结构对系统性能来说非常重要，与寄存器接口设计有相似的影响。有效的域接口设计规则类似于寄存器设计规则，但设计工程师还需要特别注意域的顺序与放置，还要对寄存器中未用到一些字节作一定的处理。

1. 寄存器的域

域被定义为寄存器中若干位的子集，主要用于报告或控制资源的一个功能要素。在硬件设计中最常用的域类型有：1. 布尔域：真或假，通常是一位；2. 多位状态域和控制域：多位用于报告或控制内部相关功能；3. 列举状态域和控制域：多个位的集合，其中每个位代表了一种不同的硬件状态；4. 数字域：多个位组合在一起用来代表一定的数量值。

从软件使用者角度看，最有效的域结构是每个寄存器只用一个域。这种理想的软件结构可能导致硬件实现效率低，因此一个好的系统设计需要在软硬件设计之间作出折衷，在每个寄存器中应放置多个域。

下文将着重讨论一个寄存器中假设存在多个域的情况，不过，当对资源的某个特殊参数进行的有效访问将严重影响系统软件性能时，硬件设计工程师仍应该考虑使用单个域的寄存器。

2. 域结构

前文提到的用于寄存器的结构概念同样也适合于寄存器内部的域。一个寄存器应该只包含属于设计中同一功能要素的域，并且该寄存器中的所有可写域都应该是可读的。

那些包含有属于多个功能要素的域的寄存器同样需要特殊驱动程序支持，这样才能使多个进程安全地访问每个域。而配置为"只写"功能的域需要分配影子内存来保存寄存器域中的前一状态值。硬件设计工程师原来设想的简单的"屏蔽/写"操作现在变成了繁杂的多步功能调用，首先必须禁止中断和任务切换，然后读本地存储器，屏蔽输入输出值，再进行硬件寄存器写，最后开放中断和多任务切换。如果寄存器中所有域能得到有效安排，通过一个软件任务就能访问全部域的话，上述情况就能得到有效避免。

由于系统A将属于不相关功能的多个域组合放在一个寄存器中，因此它需要使用特殊的驱动程序。而系统B则遵循"单个寄存器内的域按任务进行组织"的原则，将每个域放置在属于自己的专用寄存器中，因此能高效地访问资源中的每个轴参数。

3. 十六进制数字对齐

硬件设计工程师还应该明白针对处理器和软件开发环境进行对齐约束。如果将域放置在错误的地址上而超出字的边界，将迫使软件设计工程师只能按块访问每个域，进而增加访问复杂性，降低访问的速度。在调试过程中，用零值填充域是非常有用的，可以使每个域的最低位对齐十六进制数字(4位)的边界：当在逻辑分析仪、调试仪或仿真器上显示寄存器情况时，十六进制数字对齐会有助于域值的可视化提取。系统A的寄存器域是没有对齐的，因此从原始的十六进制数据中提取域值很困难。由于控制域没有对齐，在查错时屏蔽测试输入也十分困难。而系统B的所有域都是按十六进制偶数数字对齐，因此通过寄存器读可以很容易地确定每个域的状态，并且能方便地将某个域设为指定值。

4. 域位置的分配与顺序

寄存器内域的设置也会严重影响软件实现的效率。布尔域和多位域通常与位置无关，但当列举域和数字域被放置在寄存器的最低位(LSB)时对它们的访问效率通常是最高的(LSB的实际位数取决于处理器类型，位0不一定是LSB)。将域配置在寄存器的LSB中可以有效地消除对域内容屏蔽后的移位操作，也使测试设备或进行可视化检查的调试仪访问寄存器时能更容易地识别域值。

系统A中用于轴2和轴3的域值在使用前必须要求软件进行屏蔽和移位。而系统B则将所有数字域配置在寄存器的LSB中，从而能完成更有效的访问。系统B的集成性也更好，资源寄存器的十六进制数据能真正分离成正确的域值。