微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > MCU和DSP > 分析复杂器件内部的实时可视性的设计方法

分析复杂器件内部的实时可视性的设计方法

时间:06-26 来源:维库 点击:

主要用于污染物浓度随时间变化的场合,用以描述流体中污染物质的平均浓度,尤其适用于江、河的水质监测和连续排放的废水污染源、废气污染源的监测。可反映一定时段内的平均水平,代表性强;缺点是不能反映污染物的瞬时浓度和最大值,容易掩盖污染的极限情况。

  在过程中监测如果需要采集大量的数据,可以考虑连续采集。注意,因为在每次运行时会采集到不同的信息,将无法对结果进行关联,因为时间戳包含不同的测试延时。在考虑从什么地方开始发现问题时,这种方法最好。因为这样能降低概率,也能降低监测的等级。

  11. 模块

  如果通过JTAG或总线发送数据,则可以在目标和主机之间放置一个处理模块来处理时间戳的产生和有限的数据处理。通过将时间戳的工作卸载到该模块,可以释放测试总线的带宽,用来发送更多的信息。模块也是实现完全无干扰监测的非常有效的方法。例如,模块可以监测系统总线,监测测试总线上某个特定的存储器地址范围,或使用直接存储器访问(DMA)来触发一次准实时的数据块获取。

  硬件辅助监测

  在某些情况下,测试代码可能要么对系统影响太大,要么不够准确,或者不能简单地获得理解流过复杂的SoC的数据流的动态特性所需要的信息。越来越多的SoC架构包含用于辅助监测器件的硬件运行的功能,以满足这些需求:

  1. 事件计数器

  计数是一种最简单基本的运算,计数器就是实现这种运算的逻辑电路,计数器在数字系统中主要是对脉冲的个数进行计数,以实现测量、计数和控制的功能,同时兼有分频功能,计数器是由基本的计数单元和一些控制门所组成,计数单元则由一系列具有存储信息功能的各类触发器构成,这些触发器有RS触发器、T触发器、D触发器及JK触发器等。计数器在数字系统中应用广泛,如在电子计算机的控制器中对指令地址进行计数,以便顺序取出下一条指令,在运算器中作乘法、除法运算时记下加法、减法次数,又如在数字仪器中对脉冲的计数等等。计数器可以用来显示产品的工作状态,一般来说主要是用来表示产品已经完成了多少份的折页配页工作。

  用软件监测一个事件时,很多细微的细节不容易被发现。例如,记录某个特定的CPU内核在等待访问共享资源(如外部存储器)时停止的次数,采用软件就无法实现。包含一些设置很好的计数器的硬件设计,可以以很低的额外成本实现对系统动态特性的深入了解。数据可以通过调试器的JTAG接口读出,或被周期性地读出,例如,由软件中的背景任务读出并写入到缓冲器中,以便在稍后的时间进行查询。

2. 高水印计数器

  通常,开发者需要理解器件会运行的极限恶劣状况,例如,服务中断的最大时间或输入数据中的最小和最大抖动。高水印计数器提供硬件,这些硬件能被配置用于监测特定总线事件,并锁存最大的(高水印)或者最小的(低水印)的时间参数。在不需要太大的开销情况下,他们能提供非常宝贵的统计数据,否则需要用目标软件来实现,或采集数据并发送到片外以作后续处理。

  3. 跟踪

  一种成本很高但非常有用的硬件辅助监测方法是跟踪。在这种方法中,总线事务被记录在专用的片上存储器中,这样一来,可以捕获导致产生一个事件的最后的N个总线事务。

  上载捕获的数据

  一般来说,你会上载数据到一个开发系统中(如电脑),或者上载到一个监控模块作进一步分析。一旦确定需要采集什么样的调试信息,以及如何采集以尽量减少干扰,那么必须决定如何从芯片向外发送数据-理想的情况是在应用程序还在运行时能够发送。

  应该做的是缓冲器深度和上载频率之间的折衷。你调试数据缓冲器越小,上载数据的频率越高。频繁上载将对系统性能产生持续的影响。如果有一个大的存储器池用于缓存调试数据,那么采集数据对系统性能的影响就会较小。然而,更大缓冲器则需要更多的目标存储器,在器件运行期间上载数据对系统性能的影响将更显着。

  当采集比芯片上能实时提供的还多的数据时,将不可避免地在获取的数据中引入空隙。在这些情况中,有必要周期性地插入足够的关联信息,以确保数据在最终从片上捕获后能被成功解码。对数据打包或者引入周期性的"同步点"是在数据流中提供这种额外信息的两种方法。可以作为数据上载过程的一部分来完成这个工作,这样冗余的信息就不必存储在片上。

如果在一个SoC中多个CPU内核共同工作,常常需要并行地对每个内核上载获取的信息,以便体现一个系统的完整情况。如果多个上载路径不可用,要么在上载之前将来自多个内核的数据结合起来放到一个缓冲器中,要么将它们按照某种方式复用起来以共享上载路径。同样的,在决定处理这些问题的最佳

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top