微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > MCU和DSP > 基于ClearNAND闪存的系统设计改进方案

基于ClearNAND闪存的系统设计改进方案

时间:01-25 来源:美光公司 点击:

的架构。它支持1个ONFI 2.2接口和速度高达200MT/s的指令、地址和数据总线。VDDI去耦电容常见于e?MMC产品和内含控制器的其它闪存,用于对内部稳压器进行去耦。为向后兼容传统NAND闪存,VDDI连接放置在一个闲置引脚上。ClearNAND控制器支持两条内部闪存总线,其中一条用于连接偶数编号的逻辑单元(LUN),另一条则连接奇数编号的逻辑单元。这两条独立闪存总线的速度高达200MT/s。此外,每条总线都配有各自的ECC引擎,可在两条总线上同时管理读操作或写操作。可以预见,未来的控制器还将支持面向400MT/s的ONFI 3接口规范。



下面将讨论增强型ClearNAND提供的四项高级功能:卷寻址、电子数据映像、中断功能和内部回写(copyback)。

  卷寻址

  卷寻址允许一个片选或芯片启动信号(CE#)对16个ClearNAND卷进行寻址。每个 ClearNAND控制器支持在一个MCP封装内堆叠8个裸片。ClearNAND控制器为主处理器或SSD控制器存取操作提供一个缓冲区。

如图5所示,增强型ClearNAND设计将存储容量扩大八倍,同时保持或提升了信号完整性,并减少了所需的有效芯片使能数量。这是因为对于SSD控制器,一个ClearNAND控制器仅代表一个负载,但是在一个MCP封装内最多可支持八个NAND裸片。

  卷寻址概念有两层含义。第一层是为每个ClearNAND 封装确定卷地址。卷地址仅在初始化时分配一次,并保存到电源重启为止。第二层含义是卷选择指令本身,在这个新指令后面紧跟一个单字节(实际上只有4位)卷地址。一旦目标地址被选择,该地址就会保持被选状态,直到另一个卷被选择为止。这可以节省很多使能引脚。例如,一个32通道SSD需要8个使能引脚来控制两个8裸片标准NAND封装。上述32通道SSD示例需要总共256个使能引脚,而增强型ClearNAND卷寻址功能对相同数量的NAND闪存进行寻址只需32个使能引脚。此外,这相同的32个使能引脚可寻址容量是现有容量的八倍。

  电子数据映像

  增强型ClearNAND支持电子数据映像,这允许通过电子方式将数据总线信号顺序重映射为两种配置之一。这个功能对于PCB正反两面都安装ClearNAND闪存的高密度设计非常有用。利用一个特殊的初始化或复位序列,ClearNAND封装能够以电子方式检测闪存是安装在PCB的正面还是背面。例如,通常的做法是在上电后向闪存发送一个复位或FFh指令。为完成电子DQ映像,在执行完FFh指令后,主处理器必须接着执行传统的READ STATUS(70h)指令。安装在PCB正面的闪存检测到FFh-70h命令序列;而安装在PCB背面的闪存则检测到FFh-0Eh命令序列,并向主处理器确认这是背面闪存封装,然后重新将数据总线直接排在正面闪存的后面,这不仅可以改善PCB的布线,还能提高信号完整性。

  Ready/Busy#被重新定义为中断

  增强型ClearNAND闪存将现有的ready/busy#引脚重新定义为一个中断引脚。如图6所示,interrupt#信号仍是开漏信号,当ClearNAND卷或裸片就绪时,它提供一个实时中断信号。设计人员可以利用这个中断信号向主处理器或SSD控制器提供闪存实时状态。在一条总线上支持多个ClearNAND封装的大型配置中,interrupt#信号线可以连接在一起。当检测到一个中断信号时,主处理器或SSD控制器只要询问每个ClearNAND 封装或卷,即可知道是哪个卷发送的新状态信息。这个中断功能可节省主处理器或SSD控制器上的信号数量,同时提高SSD控制器对状态更新的响应能力。


内部回写

  内部回写功能又称为内部数据迁移(internal data move),是增强型ClearNAND 闪存最引人注目的特性之一。闪存的损耗均衡或碎片清理操作是指整理不同的NAND闪存页面和区块内的数据碎片,并将其合并成新的区块或区块序列,这个功能类似老式硬盘的磁盘碎片整理工具。对于这类操作,回写功能可为SSD系统提供巨大的优势。

  再来看图2,当使用标准NAND闪存时,将数据碎片从一个区块转移到另一个区块通常需要执行下列操作:

  SSD控制器发布一个READ指令和源地址以访问数据源页;SSD控制器从NAND闪存读取数据,同时执行运算和必要的ECC纠错操作,然后实现数据或元数据的更新操作;SSD控制器计算并加入新的ECC信息,然后发布新的PROGRAM指令、目的地址和数据序列,该操作将把数据保存到新的NAND闪存区块内。

在这个连续的操作过程中,当数据从源地址移到目的地址时,总线处于被占用状态,这个操作过程需要很长时间。假设一个8K的存储页,工作在200MT/s的ONFI 2.2同步总线需要大约 41μs来移动数据。因为数据必须移出再移进闪存,所以需要两倍的时间即82μs,但这个时间不包含ECC所花费的时间。在执行这个序列的过程中,ONFI闪存总线始终处

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top