Altium层次设计遇到问题求助！

各位大神，你们好！
我用层次画法画完一幅图后，编译认为是顶图的一个sheet entry和底图的一个port不match，
我当初确实是create sheet from sheet symbol出来的，按理说应该不会出现这样的问题呀，出了这样的问题该怎么办呢?
难不成我再画一遍?

注意一下，你的端口、网络标识的范围，当然不用重画一遍。