DDR+LPDDR走线请指点

一片328PIN BGA  一片90PINLPDDR  16位地址线 32位数据线 还有一些控制线  四层板  我怎么走分组分层走比较好  等长控制在多少为好了  
之前是6层板 高位数据一层  低位数据一层  地址控制时钟一层  3层走线一层电源两层地  现在要改成4层 稍微有点拥挤了   
阻抗控制 线宽线距 改为多少?
请各位前辈指点  不盛感激  

怎么就没人回复了

用AD来走BGA的板子感觉很悲催。

0.8BGA 用8/16的孔，线宽可以走6mil 间距4.5

用cadence轻松搞定，哈哈

上周已经搞定