请教大神一个关于层次原理图设计的问题，麻烦各位进来帮帮小弟。

在设计层次原理图的时候，我是自底向上设计的，在最后的顶层模块原理图里面，当进行ERC检查时会出现很多警告，提示：Unconnected Input Sheet Entry On Net N00003。我后来想了一下，是我给每个底层原理图都设置了端口的输入输出属性，如果不给这些端口设置电器属性，则不会有这些警告。但是如果不设置的话又会有其他的问题，那就是利用creat symbol from sheet 命令时，生成的模块图里面的端口是没有方向的，是一个长方形，没有箭头指向。谁教教我怎么才能使它不出现ERC错误，又不会没有箭头的，求大神赐教。

下面上图，这个是设置了端口输入输出属性的ERC警告图

下面是没有设置输入输出属性，端口为长方形的图

只做些提示：