AD10中怎么进行DDR2的差分时钟信号的等长处理？

两颗DDR800用T型拓扑，想知道怎么走线使时钟差分信号对自身等长，而且从CPU处理后到两片DDR的时钟网络也是等长的?如下图即A+B=A+C的长度。研究了2天还是不知道怎么能弄，地址线倒好办，差分信号因为还有阻抗问题，线间距已固定，不知道要怎么来实现了，求高手指点，不胜感激~

T型结构的等长，还是PADS9.5或Cadence好弄，AD估计都没这功能。

Ad还真有这个功能

AD15 Support
http://techdocs.altium.com/display/ADOH/High+Speed+Design+with+xSignals