AD7.1修改原理图后再同步到PCB大量报错（有图）

用AD7.1规划好PCB后，将原理图同步到PCB，后发现原理图有误，更改后，重新编译，message提示为空白，表明原理图符合设计规范，于是重新同步到PCB（在99SE下面这样做没有问题），在ECO对话框中点击validate changes后，在状态栏提示改变中发现Add pins to nets和add component class members两栏中的信息全部错误（以前也遇到这个问题，被迫重新建立一个新的PCB文件，重新规划尺寸后方解决），敢问坛中各位达人，是什么原因导致了这个错误，又应该怎么才能解决这个问题，谢谢！

看看你更新的端口设置！我有时也遇到这个问题！

敢问楼上兄弟，端口设置在哪里?我用7.1时间很短，以前一直用99SE

你看看你的Cx的封装吧！

小编你好，封装是没有任何问题的，第一次同步完全正确，错误出在所有的封装都已经调入（同步）到PCB，这时发现原理图有误，所有回头更改原理图，然后再编译，再同步，接着就出现了上面的错误，自从第一次使用ALTIUM DESIGNER以来，一直都出现这个问题，不像在99se下面，更改原理图后，点“更新”被修改过的部分立刻在PCB上体现，不知道是不是软件自身有问题，还是我确实太菜了，还望小编不吝赐教！感激不尽！

Protel99se相对比较稳定。
AD6出来后，我一直在用AD6.3版本，感觉这个版本还比较稳定。
用了一段时间，感觉没有99se稳定，虽然AD很强大（官方说法）

可能是封装问题