数字电子技术

高阻态的时候既不是高电平也不是低电平，结果不确定。

高组态可以简单看成输入不存在。像楼上说的结果不确定是不准确的。对于TTL采用晶体管，靠电流驱动，输入级如果悬空，结果也是确定的。对于CMOS，则不允许有这样悬空的输入存在，结果不确定是其中一个原因

这不就是简单的逻辑门吗       EN为低的时候高阻态  别的非门  或非门你就自己搞吧