体验一：纸上谈兵，我想我之前用的肯定是假的轨到轨输入输出运放！
时间：10-02
整理：3721RD
点击：
感谢论坛搞的TI新品运放OPA388的体验活动，5月4号就收到了，好大一个纸箱子，里面包裹得严严实实的2颗绿豆大的OPA388，
之所以叫做纸上谈兵，我是想先别急着动手，先了解下这颗2017年新出的OPA388，查看下官方的DATASHEET，就个人的理解先简单的聊一下一些个有意思的新特性。先来聊一下关于轨到轨输入输出的话题吧。
现在低电压单电源低功耗的应用场合越来越多，供电有时候是1节锂电3.7V有时候2节干电池，这么低的供电下，对比传统正负15V的电压供电，运放的功耗、精度、噪声水平尤其轨到轨输入输出能力都有了新的挑战。轨到轨能力RRIO包括轨到轨输出和输入。首先关于轨到轨输出，目前还没有真正轨到轨输出的运放，通常是距离电源两轨几十到几百毫伏这个是随着负载负荷的增大而增大的，就OPA388来说，Rload=10K时典型值5mV +Vs-10mV，最大20mV，这方面对比其他的RRIO运放来说OPA388来说算得上是轨到轨输出特性比较好的级别了。
OPA388的轨到轨输出范围表
我想重点聊一下的是运放的轨到轨输入话题，大家都知道运放采用差分输入级，双极性或者JFET或者CMOS等，根据采用P型或者N型不同的输入器件，运放通常可以实现输入真正达到负电压轨-Vs（甚至-Vs-0.2v），或者是正电压轨+Vs（甚至+Vs+0.2v）。举个例子说采用PNP型或者N-JFET输入共模电压可以达到甚至低于负电源轨200mV（ -Vs-0.2v），或者低于正电源轨12V（ +Vs-2v），或者呢，输入级也可以采用NPN、P-JFET输入结构，这时输入共模电压范围可以达到电源的正轨或高于电源负轨12V（-Vs+2v +Vs+0.2v）
来看一下运放PNP型输入级的示意图
同理采用NPN类的管子做差分输入级，就可以实现高至电源正轨的的输入，但是二者单独的结构都无法做到真正的到达电源负轨以及电源正轨，所以目前绝大多数轨到轨输入的运放是采用了两种运放输入结构并联的方式，比如NPN差分输入级合并PNP差分输入，比如下图，PNP差分输入级覆盖了电源负轨到正轨-2V，NPN差分输入级覆盖了负轨+2V到电源正轨，根据共模输入的不同启用不同的输入级，这样二者合力就能覆盖到整个电源轨了。这就是绝大多数轨到轨输入运放的工作原理。
NPN+PNP合并输入级实现轨到轨输入
不过两个输入级合并实现起来并没有那么简单，二者的偏置电压，失调电压、偏置电流、增益等等特性并不是完全相同、线性的，无法很好的匹配，随着输入共模电压的变化合并输入级的的特性参数比如说共模抑制比CMR，输入阻抗等等也是在发生变化的，因此线性度、失真度等等性能指标较差，有些运放采用输入级跃迁，比如在低电平范围内只启动PNP输入级，当共模输入达到接近电源正轨一定范围后就跃迁到NPN方式的输入级，但是这样在发生跃迁的区域同样会导致信号的畸变、增益线性度下降，因此为了保障最佳的畸变和线性度，设计的时候又需要考虑避开着这段区间，使运放输入范围在负轨到低于正轨12V的范围内。所以有些轨到轨运放标示出来的失真度指标都是在输入某个区间内，比方说下图是MCP6S21运放官方给出的交流失真度指标。是的， 没错，的确是轨到轨输入，但是线性度和失真度等重要特性指标还是没办法达到非轨到轨运放性能的。这就是现在轨到轨输入运放的真相
MCP6S21交流特性表，注意这个还凑合的失真度指标还是仅仅是在电源5V，输入共模0.52.5V ，共模范围再增加就会出现输入级跃迁了，这个时候失真度就难看啦，所以厂家就不列出来啦。
对于运放交流特性来说是失真度，对于精密运放直流特性来说另一个非常重要的指标就是直流线性度了，由于轨到轨输入结构的不足，当它们用于精密DAC的输出BUFFER、I/V运放的时候就需要仔细斟酌了，到了16BIT甚至更高分辨率的DAC，也许你花大代价买了达到1LSB INL指标的高等级DAC，但是运放选择没注意，这种传统的轨到轨输入架构的运放就完全把你的付出给毁了，说好的1LSB INL呢，我是不是又买到了假的DAC啊，呵呵。
所以，对于轨到轨输入运放来说，这两个轨就是紧箍咒啊，有没有办法能既真正轨到轨，又能达到非轨到轨运放优秀的线性失真度性能呢。办法也有，现在OPA388采用了内置电荷泵输入级供电架构，简单就是内置了电荷泵，产生高于电源轨约2V的供电，采用单差分输入级，这样运放输入级的紧箍咒就解开了，共模输入可以超出电源的两轨，可以在供电轨整个范围内都提供非常优秀的失真度和直流线性度等等性能了。不过电荷泵只能提供很弱的电流，所以目前只能用在功耗非常小的运放输入级供电，运放输出级就没办法了。
TI的零交跃电荷泵拓扑示意图 ，可以看到通过电荷泵吧+Vs电源提高了1.8V，然后输入级的恒流源上端接到了+Vs+1.8v上，由于输入级的电流非常小，尤其又是CMOS的，因此电荷泵够用了，这么做就只用单差分输入级就可以了，从而避免了双差分输入级并联结构的弊端，大大提高了输入级的性能！
再来看看采用这种新型输入拓扑的OPA388的指标。
OPA388共模输入范围指标，可见输入能达到 -Vs-0.1v +Vs+0.1v ，真正轨到轨输入的共模范围
然后是官方给出的采用新型拓扑的OPA388与传统RRIO运放的线性和失真对比图表，从线性度上来看，OPA388就是一条低于3uV的直线，而传统的RRIO运放则在-3 +3v的共模范围内等效输入偏移电压呈现杂乱不规则的变化，超过+-20uV，这种对于精密应用来说就无法忍受了，这种非线性是无法校正的，所以DAC BUFFER在低电压情况下用RRIO运放一不注意，就把高价DAC给毁了。另一张图是1KHZ正弦信号的FFT图，可见交流失真度大大降低。显然这种新构架带来的改善是非常明显的。
另外，TI还有一篇文章专门就1LS INL 的16BIT DAC + RRIO运放BUFFER的实现形式进行了实测，给出了BUFFER分别采用传统架构的OPA340和新拓扑的OPA388的对比图，纵轴是整体的INL，横轴是DAC 16BIT输入，可见选取不同运放得出的整体性能差别还是明显的，OPA388能够保障这颗DAC足够的线性度，而采用OPA340就不太好看了。
好了，OPA388是颗超精密且低压(小于6V)的RRIO运放，TI还有颗非常好用且不贵的超精密运放就是OPA188，不过188不是轨到轨输入的，只是轨到轨输出，它的输入范围是-V至+V-1.5V。既要超精密又要低压轨到轨输入输出，新型零交跃电荷泵拓扑的输入级架构是功不可没的，这个架构正是OP388超精密且低压RRIO的保障。所以现在你可以把它用在单电源低压供电的16BIT DAC缓冲上了，你的1INL的高价DAC又回来了。现在明白为什么我想聊下OPA388这个有意思的特性了吧
之所以叫做纸上谈兵，我是想先别急着动手，先了解下这颗2017年新出的OPA388，查看下官方的DATASHEET，就个人的理解先简单的聊一下一些个有意思的新特性。先来聊一下关于轨到轨输入输出的话题吧。
现在低电压单电源低功耗的应用场合越来越多，供电有时候是1节锂电3.7V有时候2节干电池，这么低的供电下，对比传统正负15V的电压供电，运放的功耗、精度、噪声水平尤其轨到轨输入输出能力都有了新的挑战。轨到轨能力RRIO包括轨到轨输出和输入。首先关于轨到轨输出，目前还没有真正轨到轨输出的运放，通常是距离电源两轨几十到几百毫伏这个是随着负载负荷的增大而增大的，就OPA388来说，Rload=10K时典型值5mV +Vs-10mV，最大20mV，这方面对比其他的RRIO运放来说OPA388来说算得上是轨到轨输出特性比较好的级别了。
OPA388的轨到轨输出范围表
我想重点聊一下的是运放的轨到轨输入话题，大家都知道运放采用差分输入级，双极性或者JFET或者CMOS等，根据采用P型或者N型不同的输入器件，运放通常可以实现输入真正达到负电压轨-Vs（甚至-Vs-0.2v），或者是正电压轨+Vs（甚至+Vs+0.2v）。举个例子说采用PNP型或者N-JFET输入共模电压可以达到甚至低于负电源轨200mV（ -Vs-0.2v），或者低于正电源轨12V（ +Vs-2v），或者呢，输入级也可以采用NPN、P-JFET输入结构，这时输入共模电压范围可以达到电源的正轨或高于电源负轨12V（-Vs+2v +Vs+0.2v）
来看一下运放PNP型输入级的示意图
同理采用NPN类的管子做差分输入级，就可以实现高至电源正轨的的输入，但是二者单独的结构都无法做到真正的到达电源负轨以及电源正轨，所以目前绝大多数轨到轨输入的运放是采用了两种运放输入结构并联的方式，比如NPN差分输入级合并PNP差分输入，比如下图，PNP差分输入级覆盖了电源负轨到正轨-2V，NPN差分输入级覆盖了负轨+2V到电源正轨，根据共模输入的不同启用不同的输入级，这样二者合力就能覆盖到整个电源轨了。这就是绝大多数轨到轨输入运放的工作原理。
NPN+PNP合并输入级实现轨到轨输入
不过两个输入级合并实现起来并没有那么简单，二者的偏置电压，失调电压、偏置电流、增益等等特性并不是完全相同、线性的，无法很好的匹配，随着输入共模电压的变化合并输入级的的特性参数比如说共模抑制比CMR，输入阻抗等等也是在发生变化的，因此线性度、失真度等等性能指标较差，有些运放采用输入级跃迁，比如在低电平范围内只启动PNP输入级，当共模输入达到接近电源正轨一定范围后就跃迁到NPN方式的输入级，但是这样在发生跃迁的区域同样会导致信号的畸变、增益线性度下降，因此为了保障最佳的畸变和线性度，设计的时候又需要考虑避开着这段区间，使运放输入范围在负轨到低于正轨12V的范围内。所以有些轨到轨运放标示出来的失真度指标都是在输入某个区间内，比方说下图是MCP6S21运放官方给出的交流失真度指标。是的， 没错，的确是轨到轨输入，但是线性度和失真度等重要特性指标还是没办法达到非轨到轨运放性能的。这就是现在轨到轨输入运放的真相
MCP6S21交流特性表，注意这个还凑合的失真度指标还是仅仅是在电源5V，输入共模0.52.5V ，共模范围再增加就会出现输入级跃迁了，这个时候失真度就难看啦，所以厂家就不列出来啦。
对于运放交流特性来说是失真度，对于精密运放直流特性来说另一个非常重要的指标就是直流线性度了，由于轨到轨输入结构的不足，当它们用于精密DAC的输出BUFFER、I/V运放的时候就需要仔细斟酌了，到了16BIT甚至更高分辨率的DAC，也许你花大代价买了达到1LSB INL指标的高等级DAC，但是运放选择没注意，这种传统的轨到轨输入架构的运放就完全把你的付出给毁了，说好的1LSB INL呢，我是不是又买到了假的DAC啊，呵呵。
所以，对于轨到轨输入运放来说，这两个轨就是紧箍咒啊，有没有办法能既真正轨到轨，又能达到非轨到轨运放优秀的线性失真度性能呢。办法也有，现在OPA388采用了内置电荷泵输入级供电架构，简单就是内置了电荷泵，产生高于电源轨约2V的供电，采用单差分输入级，这样运放输入级的紧箍咒就解开了，共模输入可以超出电源的两轨，可以在供电轨整个范围内都提供非常优秀的失真度和直流线性度等等性能了。不过电荷泵只能提供很弱的电流，所以目前只能用在功耗非常小的运放输入级供电，运放输出级就没办法了。
TI的零交跃电荷泵拓扑示意图 ，可以看到通过电荷泵吧+Vs电源提高了1.8V，然后输入级的恒流源上端接到了+Vs+1.8v上，由于输入级的电流非常小，尤其又是CMOS的，因此电荷泵够用了，这么做就只用单差分输入级就可以了，从而避免了双差分输入级并联结构的弊端，大大提高了输入级的性能！
再来看看采用这种新型输入拓扑的OPA388的指标。
OPA388共模输入范围指标，可见输入能达到 -Vs-0.1v +Vs+0.1v ，真正轨到轨输入的共模范围
然后是官方给出的采用新型拓扑的OPA388与传统RRIO运放的线性和失真对比图表，从线性度上来看，OPA388就是一条低于3uV的直线，而传统的RRIO运放则在-3 +3v的共模范围内等效输入偏移电压呈现杂乱不规则的变化，超过+-20uV，这种对于精密应用来说就无法忍受了，这种非线性是无法校正的，所以DAC BUFFER在低电压情况下用RRIO运放一不注意，就把高价DAC给毁了。另一张图是1KHZ正弦信号的FFT图，可见交流失真度大大降低。显然这种新构架带来的改善是非常明显的。
另外，TI还有一篇文章专门就1LS INL 的16BIT DAC + RRIO运放BUFFER的实现形式进行了实测，给出了BUFFER分别采用传统架构的OPA340和新拓扑的OPA388的对比图，纵轴是整体的INL，横轴是DAC 16BIT输入，可见选取不同运放得出的整体性能差别还是明显的，OPA388能够保障这颗DAC足够的线性度，而采用OPA340就不太好看了。
好了，OPA388是颗超精密且低压(小于6V)的RRIO运放，TI还有颗非常好用且不贵的超精密运放就是OPA188，不过188不是轨到轨输入的，只是轨到轨输出，它的输入范围是-V至+V-1.5V。既要超精密又要低压轨到轨输入输出，新型零交跃电荷泵拓扑的输入级架构是功不可没的，这个架构正是OP388超精密且低压RRIO的保障。所以现在你可以把它用在单电源低压供电的16BIT DAC缓冲上了，你的1INL的高价DAC又回来了。现在明白为什么我想聊下OPA388这个有意思的特性了吧
我的也到了，包装与芯片一对比有些夸张呀！