数字逻辑已经成为当今所有电子电路的核心，无论是
FPGA、
微控制器、微处理器还是分立逻辑。数字系统采用必须互连在一起以执行所需功能的众多组件。确保此类数字系统正常运行的要素是实现所有数字组件之间通信以及在其之间建立同步的
时钟信号。因此，我们始终需要一种源头来生成这种时钟信号。 信号源采用
振荡器的形式。虽然当今大多数微控制器具有集成RC振荡器，但是这种内部RC振荡器生成的时钟质量往往不足以支持与系统中其它模块通信所需要的精度。因此，需要采用能够为整个系统提供时钟信号并且满足对精度、信号完整性与稳定性等一切要求的外部振荡器。本文主要介绍在各种温度和时间下生成精确时钟的振荡器的不同方面。所涵盖的主题包括：振荡器 – 振荡的基本标准● 石英晶体振荡器● Q因子及其重要性● 不同类型的晶体振荡器本文后续部分将包含设计并且提供有关以下方面的详细说明：● 皮尔斯晶体振荡器（XO）● 电压控制振荡器（VCXO）● 温度控制振荡器（TCXO）● 恒温振荡器（OCXO）● 负电阻的重要性
什么是振荡器?在电子学中，任何无需输入即可生成重复信号的电路都可以称为振荡器。简而言之，振荡器把DC能量转换成预期频率的AC能量。振荡频率取决于设计振荡器时所采用的元件的常数。振荡器电路一般采用具有正反馈的
放大器；为了维持振荡，电路必须遵守巴克豪森标准；也就是说，闭环振荡系统的增益必须是整数，而围绕环路的相移必须为2nπ，其中‘n’可以是任何整数，如图1所示。
图1：闭环振荡系统在最初激励时，电路中的唯一信号是噪声。由于正反馈机制，符合振荡频率与相位条件的噪声分量会在系统中传播并且幅度不断增大。信号幅度不断增大，直到受到有源元件自身内部特性或者外部自动增益控制（AGC）单元的限制。建立振荡所需时间取决于多种因素，如：噪声信号的幅度与环路的增益等等。有各种振荡器可以用于建立振荡，如：RC振荡器、LC振荡器与
石英振荡器。但是，就一定温度与时间范围内的精度与准确度而言，石英振荡器是首选，因为其具有高Q（104 106范围内，相比之下LC为102，后文详述），这有助于在温度与时间范围内达到更高的稳定性。
石英振荡器石英晶体振荡器的最大卖点是能够在各种负载与温度条件下产生恒定频率。在石英晶体振荡器中，当把电压源施加到晶体，其会产生机械摄动，进而产生特定频率（又称为共振频率）的电压信号。所产生的频率取决于晶体的形状与大小，因此晶体在切割之后就不能再用于任何其它频率。晶体越薄，则共振频率越高。
晶振的等效电路：石英晶体可以建模为如图2所示的LCR电路。
图2：晶振的等效电路其中，Lm、Cm与Rm分别是晶振的动生电感、动生电容与动生电阻，而Cs是晶振的电气连接形成的分流电容。石英振荡器以两个共振频率运行：Ls与Cs的串联共振形成的串联共振频率（fs）、Ls的并联共振以及Cs与Cp串联组合形成的并联共振频率（fp）。并联共振频率又称为操作基频。
图3：共振器电抗与频率图3说明晶振的电抗与频率曲线。在远离fp的频率时，晶振显示出电容性。在fs与fp之间的区域，其显示出电感性。fs与fp之间的区域是晶振的正常操作范围。
振荡器与稳定性：对振荡器而言，有许多因素影响到系统的频率稳定性，如：老化、噪声、温度、保持电路、可保持性、磁场、湿度、
电源电压与震动。下面介绍某些重要因素：
时间造成的不稳定时间造成的不稳定可以分为两类 – 老化与短期的不稳定性。老化是由于振荡器内部变化造成的频率的长期系统性变化。不过，虽然这种频率变化只有几PPM，但是其涉及需要精确频率的系统时（如：DTV、机顶盒等）则至关重要。相反，短期的不稳定性本质上具有随机性，往往可以定义为噪声。老化 – 有多重因素会造成老化，如：质量转移、晶体受到的应力、热膨胀、安装受力、键合单元、晶振的驱动电平以及DC偏置。短期噪声 – 理想振荡器的输出是完美的正弦波。不过，在理想系统中，随机噪声或闪烁噪声会导致信号的相位偏移，从而造成频率为了保持2nπ相位条件而发生改变。相位斜率dφ/df与QL成正比，必须保持高值，以确保最高的频率稳定性。为了维持高相位斜率，Cm 应当尽可能小。因此，fs与fp之间电抗/频率的斜率越大，则频率稳定性越高。
温度造成的不稳定晶振的共振频率在室温下变化很小。但是，随着升至极端温度，额定频率的变化开始增大，有可能达到几十ppm。计算等应用可以承受这一点。但是对于导航、雷达、无线电通信、卫星通信等对准确度与精度要求极高的应用来说，则无法接受这种巨大变化。因此，此类应用需要在系统中添加额外的补偿元件（参见下文）。
可调谐性造成的不稳定使振荡器在较宽的频率范围内具有可调谐性会导致不稳定性。为了实现可调谐性，需要采用滤波器消除多余的频率模式。但是，这样会造成可调谐振荡器很难实现更高的频率稳定性，因为负载电抗会受到滤波器中使用的变抗器的杂散电容与电感的影响。
保持电路造成的不稳定当在晶振中增加外部负载电容器时，电容器与杂散电容的容差会导致实际负载电容偏离所需值。负载电容的这种变化也会造成频率改变。其可从下式求出：
其中，Cm 是晶振数据表中指定的晶振动生电容；CS 是晶振数据表中指定的晶振分流电容；CL_NOM 是晶振数据表中指定的负载电容；CL 是晶振端子之间的实际电容。
Q因子Q因子可确定共振器储存的能量（L与C储存的能量）与损失的能量（R中消耗的能量）之比。采用更高Q因子的部分优势如下：● 采用更高Q因子可以降低相位噪声，因为相位噪声对晶振的Q因子有很强的依赖性。这样可以提高频率稳定性。● 更高Q因子的另一个优势是缩小带宽。● Q因子与从激励到衰减的时间成正比。因此，Q因子越高，衰减时间越长。衰减时间与环路增益共同有助于缩短晶振的启动时间。
晶体振荡器的类型根据用于实现更高精度与准确度的补偿方法，晶振可以分为四类。最常用的晶振包括：● 无补偿晶体振荡器 – XO● 电压控制晶体振荡器 – VCXO● 温度控制晶体振荡器 – TCXO● 恒温振荡器 – OCXO
补偿晶体振荡器（XO）如前所述，此类振荡器随温度可出现巨大变化 – 数量级达到±15ppm。对于不需要非常精确的时钟的应用而言，无补偿晶体振荡器是不错的选择。
电压控制晶体振荡器（VCXO）电压控制晶体振荡器采用晶振非常基本的特性 – 即只有振荡器端子的负载电容（CL）与通常称为CL_NOM的特定值（一般由晶振制造商提供）匹配时才以指定频率共振。例如，如果晶振标为25Mhz与14pF，其意味着只有振荡器端子提供的CL为14pF时它才以25MHz进行误差为0PPM的共振。从式1可以看出CL增高可以降低频率的PPM误差。如果CL ＞ CL_NOM，则ppm变成–ve，其意味着晶振将以低于中心频率的频率共振。而CL ＜CL_NOM 会产生相反效果。但是，振荡频率一般仅以几十ppm变化，因为晶振的高Q因子仅允许较小频率范围内的“频率牵引”。但是，当需要非常精细地调整操作的频率时，即使是几十ppm也大有裨益。晶体振荡器的这种特性在VCXO中得以实现，其需要在非常小的范围内准确跟踪频率，比如用于数字机顶盒、DTV等。VCXO采用连接到其输入端子的附加变容二极管（或者在振荡器端子改变CL的任何其它手段，如：有时候采用数字控制的电容阵列）。此二极管以反向偏置模式连接，而且在其之上施加外部电压。由于变容二极管的特性，其电容随施加的电压产生变化（即：随反向偏置电压的增高而降低），而振荡器输入端的CL也同样如此。因此，我们可以通过改变二极管上的电压来控制振荡的频率并且对电路进行微调。在实际应用中，可以通过对比输出频率和预期频率而生成误差电压。
温度控制振荡器（TCXO）TCXO的工作原理与VCXO相同 – 当晶振串联电抗组件（电容器或电感器）时可以改变振荡的频率（参见图3 –fs与fp之间的区域）。TCXO采用温度
传感器测量温度并且为变容二极管提供一个纠正信号，以补偿频率中的变化。
图4: TCXO的方框图图4显示了TCXO的方框图。采用此方法可以达到0.1ppm的精度。
恒温振荡器在这种构造中，晶振和其它温度敏感组件都放置于一个温度控制室（恒温箱），其调节到晶振的频率/温度斜率为0的温度。这样，振荡器就能够在温度方面获得最高的稳定性，数量级可达0.001ppm。本文探讨了系统中精准时钟需求的重要性以及石英晶体振荡器如何成为此类应用的理想选择。另外详细分析了晶体振荡器存在的不同稳定性问题以及如何进行补偿。本系列文章的下一部分将会详细探讨XO、TCXO与OCXO器件的设计要求。
