微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > PLL相关寄存器设定

PLL相关寄存器设定

时间:10-02 整理:3721RD 点击:
大家好:
  使用6713的PLL相关寄存器,可以设置系统工作主频、外设工作时钟、以及EMIF工作时钟等。不太明白每设置一个分频器为什么要插入延时等待?代码如下:
 
 /* Set DSP clock */
PLL_RSET(PLLDIV1, PLL_PLLDIV1_RMK(1, 1)); //Set SYSCLK1(DSP Core)
plldelay(20);

后面插入的plldelay(20)延时具体用途是什么?谢谢

猜想是要将你附的值,载进去,确保设置有效

我看C6000的PLL文档中写着需要延时。

我看每个寄存器的设完延时都不太一样,问问延时多少怎么确定呢?

我也非常想知道啊!谢谢

怎么没有答复了?红岩去哪了?再帮忙分析一下

PLL文档里面写了需要延时多少阿。
不过我写这种程序都是往多的延,反正这种配置类的程序时间长一点也无关紧要,延时足够长时间也就不需要查文档了。

我还想问一下,我在程序里配置时之前没有设置时应该有个初始化的值,这是在GEL文件里完成的,在后面计算延迟时,是不是初值都按照GEL里面设置得来?而且为什么我的GEL文件里初始化PLL没有带任何延迟呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top