ADS8364的原理及应用

摘 要：ADS8364是一种六通道16位并行输出同步采样250kHz 模数转换器。它带有片选（CS）、输入时钟（CLK）、并行数据输出（［0：15］）以及灵活的控制信号。因而可以直接与MSP430x1xx系列微控制器进行连接。文中给出了ADS8364和MSP430F149的连接电路。
关键词：ADS8364；MSP430；微控制器

1 ADS8364特性及工作原理
ADS8364是高速、低功耗，六通道同步采样16位模数转换器。图1所示是ADS8364模数转换器的引脚排列图。ADS8364采用＋5V工作电压，并带有80dB共模抑制的全差分输入通道以及六个4μs连续近似的模数转换器、六个差分采样放大器。另外，在REF_IN和REF_OUT引脚内部还带有＋2．5V参考电压以及高速并行接口。ADS8364的六个模拟输入分为三组（A，B和C），每个输入端都有一个ADCs保持信号以用来保证几个通道能同时进行采样和转换。
ADS8364的差分输入可在－VREF到＋VREF之间变化。
ADS8364模数转换器中的六个16位ADCs可以成对的同步工作。三个保持信号

,

可以启动指定通道的转换。当三个保持信号同时被选通时，其转换结果将保存在六个寄存器中。对于每一个读操作，ADS8364均输出十六位数
据，地址／模式信号（A0，A1，A2）可以选择如何从ADS8364读取数据，也可以选择单通道、单周期或　　FIFO模式。在ADS8364的

保持至少20ns的低电平时，转换开始。这个低电平可使各个通道的采样保持放大器同时处于保持状态从而使每个通道同时开始转换。当转换结果被存入输出寄存器后，引脚

的输出将保持半个时钟周期的低电平。另外，通过置

和

为低电平可使数据读出到半行输出总线。

　　ADS8364中的取样／保持模块是以最大吞吐率（250kHz）工作的，它的输入带宽大于ADC的奈奎斯特频率。而典型的小信号带宽是 300MHz。孔径延迟时间（转换器从取样模式切换到保持模式花费的时间）为5ns，每次的平均增量是50ps。这些特性反映了ADS8364接收输入信号的能力。
　　在正常操作时，REF_OUT与REF_IN连接可以为ADS8364提供＋2．5V的参考电压。条件是输入不超过AV_DD＋0． 3V。此外，ADS8364的参考是双缓冲的，使用内部参考时，缓冲器介于参考电压和负载之间。而使用外部参考时，缓冲器则在参考电压和CDACs之间起隔离作用。而且缓冲器也可以在转换期间对CDACs的所有电容重新充电。ADS8364也可以使用1．5V到2．6V的外部参考电压。
　　ADS8364本身的噪声很小，但是为了得到更好的性能，输入信号的噪声峰值必须小于50μV。
　　ADS8364的模拟输入可以是双极或全差分的，有两种方法可驱动ADS8364的输入，即单端和差分。单端输入时，－IN端输入的是共模电压（CV），而＋IN的输入则围绕共模电压摆动，峰－峰值为CV＋V_REF和CV－V_REF，V_REF的大小决定了共模电压的变化。当输入是差分方式时，输入幅值在－IN和＋IN之间变化。每个输入端的幅值分别是CV＋1／2V_REF和CV－1／2V_REF，差分输入电压的峰－峰值为＋V_REF和－V_REF，所以V_REF也决定了输入电压的范围。应当注意的是：驱动输入端的电源输出阻抗应当匹配。通常，可在正、负极之间接一个小电容（20pF）来匹配它们的阻抗。否则，将导致失调误差。其输入电流取决于取样率和输入电压。另外，输入电压的范围也应保持在AGND－0．3V和AV_DD＋0．3V之间。
　　当ADS8364采用5MHz的外部时钟来控制转换时，它的取样率是250kHz，同时对应于4μs的最大吞吐率，这样，采样和转换共需花费20个时钟周期。另外，当外部时钟采用5MHz时，ADS8364的转换时间是3．2μs，对应的采集时间是0．8μs。因此，为了得到最大的输出数据率，读取数据可以在下一个转换期间进行。
2 ADS8364与MSP430F149的连接
2 ．1 ADS8364的接口
　　ADS8364采用＋5V模拟电源（AVdd）和数字电源（DVdd），而其内部的缓冲器采用与MSP430相同的＋3．3V电压。缓冲器电压（BVdd）允许直接连接到3V或5V电压系统。因为MSP430是低电源供电器 件，因此，要使用该元件，ADS8364的BV_DD必须设置成3．3V。
　　ADS8364的最大时钟频率可达5MHz，采样／转换可在20个转换时钟周期内完成。ADS8364的六个通道可以同时进行采样／转换。吞吐率最大可达250ksps。在这个应用中，ADS8364采用的是4MHz时钟。每个通道的吞吐率最大可达200ksps。将ADS的地址线A［2：0］接到固定电平上，MSP430将释放通道选择的任务。在这个例子中，A0接到数字地，A2和A1接到Vcc上可迫使ADS8364进入周期模式。在这个模式中，转换器可自动对六个通道进行采样，并可将数据按从A0到C1的顺序传送到输出端。
　　将ADS8364的BYTE引脚接到Vcc上，可以使能字节模式。在这个模式中，要从ADC中正确地读取数据，需要对每个通道进行两次连续的读操作。第一次读取的是转换数据的高位字节，第二次读取的是低位字节。假如通道信息要作为数据输出的一部分，那么，应将ADS8364的ADD引脚也接到Vcc。读取数据时，需要对ADS8364的每个通道进行三次读操作。第一次读取通道和数据信息，后两次分别读取高位和低位数据。表1列出了 ADS8364与MSP430x1xx系列连接所需的最少引脚。图2是它们的接口连接图。
2．2 ADC的初始化操作

触发ADS8364的复位引脚

可以确保读指 针指向第一个数据位置。作为MSP430初始化的一部分，ADS8364的引脚

分配给P1.3,P1.3是高电平，当系统时钟稳定后，被触发为低电平，从而确保了从ADC输出的数据对应于通道A0、A1、B0、B1、C0、C1的排列。
　　

是有源低电平取样触发器。当三条HOLD线均为低电平时，六个模拟输入同时被采样，并在下一个时钟的上升沿转换过程开始，然后在20个时钟周期后转换过程结束。当转换结束后，引脚保持1／2时钟周期的低电平。
　　对于每一个转换通道，

均是低电平信号。 ADS8364可为MSP430提供三个脉冲。每个脉冲信号表明一个转换的结束。当ADC的这三个引脚同时置低时，三个通道被认为有效并同时进行转换。另外，

引脚也可被连接到MSP430的一个中断引脚，以触发一个读周期。
2．3 MSP430的设置
　　图3所示是MSP430F149的引脚排列图。使用时，将外部8MHz信号接到MSP430的XT2输入端，因此，选择XT2输入就选择了时钟源MCLK和SMCLK。通过设置DIVS位可以给SMCLK提供4MHz的时钟频率，而MCLK则仍保持8MHz的时钟频率。通过向MSP430的寄存器P1DIR中写入0x1D可以把PORT1的0，2，3，4引脚设置成输出格式。当P1．4被设置成输出以后，通过向寄存器P1SEL写入0x10即可设定SMCLK，它可以为ADS8364提供转换时钟。
　　把P1．1设置成中断输入只须清除寄存器P1IFG和P1IES的bit2，同时向寄存器P1IE写入0x02就可以了。该操作同时清除了中断标志、使能下降沿检测和使能外部中断，这三个命令只有在全局中断命令之后才能使用。
　　ADS8364的片选

是一个有源低电平输入信号。当

为高时，并行输出引脚处于高阻态。当CS为低时，并行数据线反映了输出缓冲器的当前状态。为了正确地从ADS8364的并行数据总线上读取数据，ADS8364必须被片选

选中后才能进行读操作。为了使有源控制线减到最少，

脚应该接地。假如片选信号

有效，MSP430的任意一个GPIO均有效。
ADS8364的读（

）信号端也是有源低电平信号。当

为低时，在读信号（

）的下降沿，ADS8364 中寄存器的内容将被更新。这意味着在每个读序列之前，

信号必须被触发，这样才能更新输出缓冲器。通过MSP430的中断子程序将AIS8364的

引脚置低（通过P1．2）可以保存P2．0～P2．7的数据，之后可再将RD引脚置高。

参考文献

1．ADS8364 Data Sheet U．S．ATexas Instruments JUNE2002
2．MSP430x14x Mixed Signal Microcontroller FEBRUARY 2001
3．MSP430x1xx Family User＇s Guide NOVEMBER2001