微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
微波和射频技术
>
RFIC设计学习交流
> RS锁存器的问题
RS锁存器的问题
时间:10-02
整理:3721RD
点击:
以上两个锁存器,一直对他们的Q*(Q’)不定的状态,理解不透彻,是不是实际电路中要是用到它们把信号锁住,只利用Q端就好了,也就是说对于Q端,输入没有限制,而就对于Q*端有限制,
Q*是指Q的下一个状态哦,不是Q’
奥,对对,
上一篇:
link to download cadence ic
下一篇:
请问如何提升动态比较器(dynamic comparator)的速度
锁存器
相关文章:
关于锁存器问题
关于DAC中的锁存器设计
DAC中锁存器怎么设计
除二分频器中锁存器的个数问题
比较器后面接个latch锁存器有什么作用?
如图动态锁存器设计
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
大家在cadence中怎么测试电路
PMOS管的小信号模型与NMOS的相
constant gm偏置电路有什么好
Cadence IC 615用MMSIM12.1
hspice 中瞬态仿真(tran)使
用HSPICE仿真LSTB问题
hspice 2013 错误invalid
hspice 波形仿真显示no dat
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top