12bit SAR ADC 中电容阵列输出误差

如题。前提：
工艺smic 0.35
12bit sar adc 两段结构。该结构由已经成熟，测试成功的10bit sar ADC调整了电容个数和开关个数得来。
原来结构 1 1 2 4 8 16 32 分段电容 4 8 16 32
现在结构 1 1 2 4 8 16 32 分段电容 1 2 4 8 16 32
仿真：
目前情况，前仿前10位正确（我们就有这正确的10位，所以后两位错误无所谓）
LVS通过
后仿中由电容阵列送出给比较器的误差较大，导致只有8位正确。
请问大神：
是不是我的电容阵列的版图匹配问题，导致的后仿不理想。可是版图只在原来10bit基础微调
怎么会相差如此之大呢?

高位 最好用温度计码，原本10位的校准到12位修改了吗

不用温度计吗会很很多的吗?

?什么意思

多谢小编，校准是已经修改的了。我们的设计虽然不是特别的精准，但是前仿还是能接受的，就是后仿和前仿误差太大，电容阵列的版图影响有点大。

没有dem没有校准12bit不好做，后仿寄生占主导，失配看不出来的，建议修改版图同时电路结构也要修改

电路仿真 没有11.8 9 的敢流片啊！这个结构 LSB 部分对到低的寄生很敏感 对分段电容的寄生也很敏感

厉害啊你们 10bit 用分段电容 结构测试结果还有9。几个 bit啊。
我用了分段结构测试 只有8个bit。
你们用了 校准方法么 ?可以给个提示 用的什么校准方法么?
谢谢 ！

关注一下

mark 留名

sdfwesdf

看不出分段结构哪段是MSB 哪段是LSBMSB 如果有系数把为什么这么短?
小编说说把

你中间的coupling cap是怎么取值的。
理论上是个分数，这个做起来不容易，一般人会稍微做大一点。
也有人直接用整数，就是一个C0, 也有用2C0的。那就会产生gain error.
不管怎样，你的parasitic cap会有很大影响。

1，12b设计6-6分段，低段电容上极板寄生电容会严重影响线性度，不校正上10位，难，建议优化单位电容，减小上极板寄生电容，或增加分段校正，保证线性度在可接受范围，或更改分段方式，8-4，9-3或许更优
2，评估版图引入的失配程度，低速设计，可以忽略寄生电阻影响，直接提出电容阵列C+CC，能够很好代表实际情况

你这种结构桥接电容应该等于64/63,如果是前仿和后仿差别太大,那就完全由寄生引起,主要是两种寄生影响权重:1)低位上极板到地寄生;
2)高位各bit的上极板-下极板耦合电容不成比例(仿真的主要误差)；
3）桥接电容上下极板耦合电容；

学习一下

mark mark

thanks for your sharing

12bit SAR ADC 中电容阵列输出误差