sar adc 采样时上极板固定电压怎么产生

sar adc在采样阶段时，如图1，下极板采样，上极板接固定电压Vcm。该vcm电压要能快速的建立与恢复。
初步想到了图2与图3。图2 的电阻要是很大的话，完成采样的时间会加长，我希望在250ns内完成采样。要是电阻设计小的话消耗的电流就会大。图3采样buffer的低阻输出，但是不清楚该结构会不会产生抖动。请教大牛们一般都是如何设计该处的，采用了什么结构，或许还有什么我没有想到的请指点一二，thanks。

dingding

差分还是单端?差分的话， settle慢一点有啥关系。又不是vref

这么好的帖子顶起来

请前辈指点一二

第二种把；加适当电容滤波；comp抗回程噪声设计。

who know it?

sar adc 采样时上极板固定电压怎么产生