全差分SAR ADC 逻辑仿真问题

时间：10-02 整理：3721RD 点击：

做线性分析仿真时候发现，跑着跑着突然下个输出就是全零，请教牛人有谁遇到类似问题。
一般会是什么原因导致出现这个问题?
本设计是全差分三段式电容阵列。
出错的节点好像和输出码没有什么相关性。
但是和仿真时间好像有相关性，每次都是36us左右出错。