16-bit split capacitor SAR ADC design , 预研

想做很久了，但是一直没找到比较好的解决方案啊

楼上的，有何资料，上传一下，分享。共同学习。

去查一查ADI的芯片。他们有16比特，1Msps的芯片。看看别人的指标做成怎样。你再多看看calibration应该就可以的。

业界最高水平，仅供参考：
http://www.linear.com/product/LTC2378-20
http://www.analog.com/en/products/analog-to-digital-converters/ad-converters/ad7960.html

求教可行的校准方案

建议用dithering,
A 15-bit Linear 20-MS/s Pipelined ADC Digitally Calibrated With Signal-Dependent Dithering

Unit split capacitance 璧勬枡璋佸彲浠ュ垎浜�涓�浜

16bit SAR ADC，如果用数字滤波平均一下，应该可以减掉2bit吧，实际只要14bit就可以了，剩下是不是就用增加功耗和面积，降低采样率来堆了呢。 不知道成本相对sigma-delta会有多少优势?
求大神们多来分享一下你们的设计心得啊

感觉dithering不是很可靠啊，对随机码要求高，时间比较长

请问大大有木有关于校准的资料

请参考1984年HAE-SEUNG LEE的文章 A Self-Calibration 15Bit CMOS A/D Converter

谢谢大大

最好能是SAR ADC的

这个就是讲了SAR ADC电容校准的基本原理

学习学习

你要用split cap, 至少要分三段，应该是6+6+6，多了两个比特作为redundancy, 然后每段都要cal；
或者用pipelined SAR。
做好了直接发isscc.

我也很有興趣

关注关注

没找到。是那种加了校准电容DAC的思想吗

关注一下

這需要Analog Flow and Digital Flow都要會,
Step1. > Matlab high level behavior simulation
Step 2.> 先Tapeout analog part Circuit + FPGA (Calibration Algorithm)
完成Step. 1 , enter Step2.
Step3.> Analog Circuit + Synthesis Digital Circuit for Calibration Algorithm-> Tapeout.
所以想要一個類比工程師單獨完成Calibration SAR ADC 是非常困難的,甚至是不可能的
公司都會Analog 工程師搭配一個Digital 工程師或數個Digital 工程師來完成SAR Calibration ADC.
單靠一個人要做出Calibraiton SAR / Pipelined ADC ,
很困難,除非念博士班,可以慢慢讓您做一年以上.

国内现在做成功的吗，想知道有什么好的解决方案

我有个同事之前抄过一个TI的16bit 的SARADC，里面有两个一模一样的ADC，一个用来校准用的，正常工作时就一个工作。结构上是分段式电容阵列的，分了4段，高位段4bit，用于采样，单位电容用了1pF，其他段的单位电容都是小尺寸的。好像是用了swapping-cap的技术来改善INL和DNL。

16-bit split capacitor SAR ADC design