微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 10bit 50M SAR ADC的比较器失调校正问题

10bit 50M SAR ADC的比较器失调校正问题

时间:10-02 整理:3721RD 点击:

除了时钟产生电路的功耗,采用smic18,总功耗9mW,算高的吗。现在trimming还没做,有点儿问题,求指教呢

175fJ/step可以了,但发文章远远不够

0.18um工艺能做到10位50M也是很厉害了,不知道单位电容多少哈

单位电容15*15的。后仿大概9.75b。只是问题是失调校正我还没加。

恩恩,想了想,可能是工艺有点儿落后。之前。18以上的工艺,高速的SAR,很少做到200fj/step以下的?

15x15估计得上100fF吧,好厉害,这么大电容还能做到50MSPS的采样速率。话说你后仿结果都9.75bit了,那加不加校准无所谓了吧

额,做到50MS/s不难。后仿也仿不出失调的影响啊。如果要仿出来效果可以蒙特卡诺仿真,看看失调的大概值,后仿时给上静态失调值+动态失调的波动,然后看结果

15*15的电容没有校准跑到了50M?

加校准了,冗余电容啊。

who know it?

10bit一般不用校准吧,你后仿9.7,测试不出意外的话,应该能差不多9了呢

单位电容15*15, 100fF, 10bit, 0.18um工艺,我也觉得你到不了50M smps.
单位电容这么大,你怎么实现的?

请问后来comp offset有做trim吗?怎么做比较合适?

坐等小编介绍结构。高速怎么实现。

10bit 50M SAR ADC的比较器失调校正问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top