cadence仿真SAR ADC的INL DNL

我想仿真12位的SAR ADC的DNL，然后输入缓慢变化的ramp信号，如果理想情况的话，就应该是一阶一阶逐次上去，但是为什么会出现这么大的问题呢?其中的三步直接跳到了0V，这是为什么呀?
个人理解是，前仿的时候应该不用考虑capacitor的mismatch吧?毕竟没有寄生参数，是自己按比例设置的。
难道是比较器的精度不够?然后偶尔会比较错误吗?
粗略仿了下sin wave的结果，（只计算了64 点的）好像看上去还好啊

大神们，求指导。走过路过不要错过啊

接地开关和接vref的开关同时导通了?

估计逻辑有点问题吧

谢谢两位的指导，今天仔细检查了下，发现是比较器的问题，不过现在还没有弄明白是精度不够，还是速度不够，继续研究中。

小编的电容多大?reference buffer是片内的吗?

单位电容100f，vref目前还木有搭，只是直接输入的直流电平

这么大的电容！分段了吗? 不分段总电容800p，太夸张了。

恩，分成了两段，差分结构，正负端各128个电容

能不能教一下如何仿真他的DNL和INL，先谢谢了！

我其实也还没有完全做完，只是输入缓慢变化的ramp信号之后，可以看个大概的INL、DNL，至于具体的值，一般应该是要用matlb来算的。我还没有做到这一步，我打算先调的看上去差不多了，再去研究怎么算吧。

瞬态仿真INL DNL没意义，也仿不出来，看SDNR就够了。仿DNL主要是为了看mismatch，可以把电容DAC单独提出来跑蒙特卡罗看DNL.

是啊，SNDR也需要matlab程序来算的吧?

你教一下我仿真方法！谢谢了！

瞬态仿真INL DNL没意义，也仿不出来，看SDNR就够了。仿DNL主要是为了看mismatch，可以把电容DAC单独提出来跑蒙特卡罗看DNL.
单独提出来跑蒙特卡罗看DNL，输入ramp信号，看相邻信号的差减去1LSB后的值，可以看如图所示的DNL。

什么叫把DAC单独提出来呢?难道不是看最后的输出结果来计算INL和DNL?还有不明白的是，前仿中没有寄生参数的影响吧?那电容不是按理来说没有mismatch吗?为什么会有INL和DNL呢?请大神指导~

KANYIXIA

不懂ADC，来围观一下

蒙特卡罗 就是跑电容的mismatch

哦，你说的是工艺等引起的失配是吗?那我大概明白了，但是在没有跑monte calor的时候，仿真结果是如何考量DAC的mismatch的呢?就是比如说我直接ADE仿真了很多次，每次出来的结果都一样呀。

输入斜坡信号，输出是哪里?

謝謝分享

ADC后面接一个理想DAC，出来的就是step了

你的输出为什么是这样的?我的输出8位有效数字，在最后一位产生。我不知道怎么加在理想DAC上。

还请多多指点。

请问你是.m文件仿真simulink模型的吗?

开始时手算，电路差不多了后跑MC，MC才能看出INL和DNL。

学习了，感谢分享，非常受用；

我的是并行输出，然后直接接了理想DAC。你的是串行输出?

learning ！

你好，请问你跑这个图用的是什么工艺，我的工艺库并没有mim mc模型，无法进行Monte Carlo仿真