基于Cadence spectre锁相环系统级的仿真

我已经搭好了一个锁相环电路，我想做这个锁相环相位噪声的仿真，但论文看了很多，上面都没有介绍如何进行锁相环整体的总的输出相位噪声的仿真，还有我如何去仿真测试时钟抖动呢?另外我想知道锁相环输出方波信号的占空比随时间的变化曲线怎么仿真?因为输出总会有抖动，所以方波的占空比总会随时间发生变化。还望高手解答！不胜感激！

很好，谢谢