current steering DAC 仿真问题

求助： current steering DAC在做mismatch 仿真的时候， 应该做什么Analyse 呢? 要做transient 吗，感觉仿真时间过长，还有output 要怎么设置? 菜鸟一只，各位大侠帮帮忙~

请问你如何做mismatch仿真?

用Monte Carlo 做

那请问你一次跑完一个corner需要多久?如果跑500个 需要多久?

2个cell的MC仿真跑DC看电流差，结果换算成你需要的值

这个跟transient 的时间有关系，如果只仿真两个states的时间，两三个小时是能跑完100次MC 的。

非常感谢，我试试。

只仿真两个状态，然后根据得到的mismatch就可以计算处DAC 的 DNLright?

DNL 需要仿真全部状态，然后找出 max DNL

那这肯定是不可能实现所有数字码都跑吧时间太久。我觉得monte carlo 做的话 只仿真DNL 最大处的就ok了。、

只仿真DNL 最大处的数字码就ok了 你的意思是这样对吗?

所以我觉得楼上那位的方法是很好的，省时省力，还能说明问题。而且用tran 的仿真结果不能输出scalar(不确定，总之我没找到)。

不是仿出最大,而是通过2个cell的mismatch推算出总共的mismatch最大,2个cell做DC的MC仿真,电流差的3sigma值再乘以根号2应该就是所有mismatch的最大偏差

乘以根2 是啥意思呢?知道了单个cell的mismatch ，可以计算出最大处的。最大处的是由编解码的方式决定的吧

顶贴只为俺下载，喔喔呵呵

标准差要除以N再开根号，那应该是除根号2不是乘

dingdingding,studying

難得在這看到有人發有干貨！
kwankwaner 讚讚