求教：用Cadence spectreVerilog做混合仿真！
我原本想用schematic，加入Verilog写得symbol，
提示错误为：*Error* You must be viewing a 'config' viewType to run Artist with spectreVerilog.
"config" viewType是指什么?
谢谢啊。顺便问下 用Cadence 做混合仿真应该怎么做?谢谢
还可以混合仿真吗?把模拟部分和verilog数字部分混合仿真?希望这个帖子顶起来！
应该是可以吧。主要是想问下 config是创建什么类型文件?
一般的ADE环境恐怕不可以吧
至少要有heirarchy editor, nc-verilog吧，要有mmsim的完整包
我的方法是用Transient做电路级仿真，建立小信号模型，然后用cadence作系统级仿真，分析AC.
用Hierarchy Editor生成config view，在里面指定analog部分和digital部分对应的view，再配置一下interface的电平转换就可以跑混和仿真了。
我也正郁闷着
首先你得有verilog的仿真器，
具体怎么跑，可以查看cadence的manual。
新建schematic文件后，再和建schematic一样的方法，建一个hierarchy editor的config文件，里面的电路图和schematic的一样，然后再在数模混合的地方加入IE单元。
同问，支持一下。
是需要建立个Hierarchy
同问，支持一下。
如何在interface 进行电平转换?
6# synopsys
谢谢！
同问！
.......................
关键是Verilog代码怎么作用到Cadence中，要转成网表吗?
我最经也要用，请问如何进行混合仿真?
dddddddd
dddddddd
关注一下哈
这个很简单。
我以前读研究生时做过一下！
今天学习cds仿真的时候也遇到这问题，请教了模拟的同事，原来是仿真时加载库里面的器件选错了，我用的是库里面的低压器件，但在填写库路径的时候写了高压的器件。
學習了！
谢谢小编分享资料收下了
谢谢小编分享资料收下了
config可以直接在File中创建
谢谢分享。
thanks，学习了，