大多数标准的cmos工艺都有lateral PNP吗？

应该是VPNP吧
过温保护电路也可能会用到
不需要额外的mask
p衬底的普通cmos工艺都有这玩意

小编的意思是?

就是因为不需要额外的mask才搞的beta值这么小，要想得到高性能的pnp或npn在标准cmos工艺中就得采用特殊步骤了

kankan

我说的就是lateral pnp , 除了charter UMC 里面有之外，我找遍了论坛里面的
TSMC csmc smic 都没有

大多数标准cmos工艺都没有lateral pnp，SiGe工艺基本都有。标准工艺只有vpnp，为了做bandgap。

明白了，谢谢大家！

看的好几篇低噪声的文章都说用lateral PNP做运放输入管和产生带隙基准，...白看了...接触到的工艺没一个有lateral PNP，不知道可不可以用deep N well vertical NPN代替...
In a digital CMOS n-well process, parasitic lateral pnp, lateral npn and vertical pnp transistors could be identified.
In addition to the advantages discussed above, the design is compatible with low-cost N-well CMOS processes. The circuituses PNP devices to create the and voltages in the reference core. Unlike the NPN transistors in [12] and [15], PNP transistors can be implemented as lateral devices in modern low cost N-well CMOS processes with p-type substrates [16].