ADC性能仿真
如：DNL,INL,SNR, SNDR, SFDR等指标
看了论坛里面大家的讨论，一般用matlab或verilog-A
我不会matlab，也不会verilog-A，一定要去学吗?
用cadence的virtuoso analog design environment 能直接仿真吗。
有知道的兄弟，指点一下，先谢了。
虽然没有亲自做过，但是看别人都是用matlab或verilog-a做的。
谢谢楼上的。
我就是想有没有简单，方便的方法，我不要求很精确的仿真。时间有限。
也看过别人就用cadence仿真。
matlab吧，周围的人这么做的
1.用calculator把你的数字比特输出按不同权重做和，得到重建信号
2.对重建信号做dft，再做spectralPower，注意跑了多少点就做多少点的dft。最好是64，128，。但是cadence里跑一个tran很花时间，尤其是跑高精度的tran，所以你要在精度和仿真时间上做权衡
3.重建信号和延时的输入信号做差，你的tb上要有两个信号源，其中s1进adc，s2接电阻到地。s2是s1的延时版本，s1进adc后延时多少时间才输出，s2也同样延时多少时间
4.对差信号做sample得到每个采样点的量化误差，注意sample的起始时间是s1的延时时间
5.把4中得到的信号除以LSB，做abs，再做average，得到用LSB表示的平均量化误差。你可以用这个误差估计adc的性能，当然这个误差一定要小于0，5LSB
6.以上步骤中提到的函数在cadence里的calculator里都有，你去找找吧。不同版本的cadence对dft的定义似乎有差别，你可以试试
终了时间=起始时间+63*时钟周期，终了时间=起始时间+64*时钟周期，结果会有不同。
至于INL和DNL，还有ENOB，我还没想出来，不过估计是用锯齿波做输入，再把输出重建为阶梯波形，当然要在时序上对齐
嘻嘻，先把期末考试应付过去，暑假里再想想
太谢谢你了！
我回去试试。
当不了沙泼还是要支持的！感谢感谢~
当不了沙泼还是要支持的！感谢感谢~
这个。。
无限学习中！
学习一下
学习一下
这都好难啊
dont understand
dmzlab 你好，我是在校研究生，现在想做关于ADC的静态参数或动态参数的仿真分析，但是没有一点突破口，不知道怎么做，还请你给指点下，非常感谢。QQ283305204,email:loongdemeng@163.com.
感謝分享~ 正要學習中
用码密度法
学习了。
请教4bit flash adc的DNL如何用Cadence直接仿真得到?也就是testbench如何搭建比较合适?另外ahdlLib库中的adc_dnl_8bit不知道是怎么使用的?
请教如何仿真adc的DNL，也就是testbench如何搭建比较合适，还有就是该加什么类型的输入信号?
另外请教ahdlLib中的adc_dnl_8bit具体怎么使用?
学习了