vco振幅

此问题有些难回答，因为根据噪声的程度
以及您所用工意的参数有所关联，不过依
0.13um,1.2v的设计经验可以做到0.5V
peak-to-peak设计於频率为1.6G，
有小於-100dBc/Hz offset 1M

能够请教下二楼的，你用的是NPMOS交叉耦合结构还是单NMOS或PMOS结构

应该是 NPMOS交叉耦合结构

我也来学习一下相关指标

这个没有一个绝对的值，个人觉得在corner下提取layout寄生参数之后vco tank上的电压峰峰值最好不要小于300mV吧，否则起振可能就不能保证了。至于vco经过buffer后的幅度就更不好说了，这个要看后面divider的接口要求。 从噪声角度来说， tank上的电压幅度也不是越大越好，太大了非线性效应更强反而会恶化相位噪声。

这是很有趣的回答，多数论及相躁多是说
最好是非常不线性的切换-->代表切换速度快(由於加电流得到的效果)

6# scpuke
some datasheet specs like ADI say 300mV~700mV

最好是电流可调 可以控制输出幅度，个人觉得看不同的应用了。

电流的switching,很难保证切换都起振cover全频带，大家讨论下
迷惑中。
是否设计需要重视 电流受限区和电压受限区的分析和选定?

Thanks for Sharing

great
thanks

来学习一下