ESD保护和防天线效应用的Diode是一样么？原理有什么区别？
先谢谢各位大侠了！
最基本的道理肯定是相同的
就是利用PN结反向导通的特性，但在实际工程中，ESD保护的设计是个涉及到全芯片的问题，如果做全定制芯片，是个不小的难题，如果做ASIC，那么依赖Foundry就够了，设计师不需要关心很多，但后端流程修天线效应，加diode是设计师要做的工作之一。
另外一个区别是，ESD是保护芯片成型、交付之后生命周期内的静电放电免受损害，而天线效应修补则是保护芯片生产过程中产生的静电不损坏未完成的芯片。
antenna diode是可以用好的layout routing 加以避免的。但是ESD是不可避免的
不错,受教
请问，要避免antenna effect， layout routing应该怎么处理就不需要加antenna diode
不一样吧?
ESD用的二极管很大；天线效应防护的则用最小尺寸的。
侧重点是不一样的，ESD侧重在正向保护，ATTEN DIODE侧重在反向泄露
谢谢2楼，很详细
怎么有人挖坟
ESD防护的是chip外部对内部的放电，往往能量比较高，所以ESD保护的面积大
antenna effect 是在晶圆制造过程中，很多步骤都会产生电荷，比如蚀刻，如果gate只是连接到一个大片的metal上，静电就会在metal上积累，从而造成gate损坏
所以加antenna diode对metal的面积有要求，小的metal可以不加，因此antenna diode常加在长导线上，或者IP的input pin
当然，可以通过metal 走线的设计来尽量避免antenna effect
gate 只接到大片metal上，从布线上看，就是gate和其它管子的S/D 连接的设计问题，
举个例子
gate 接到metal 1，然后metal1走长距离之后，通过metal2 和S/D相连，这样在制造到metal1这层时，就会有较大的antenna effect
但是如果是gate接到metal1，然后通过metal2走长距离之后，再与S/D相连，显然这样的设计风险会小些
very good
器件不一样，一高压一低压，
大小不一样，一大一小
布局不一样，esd有特殊
很受用，谢谢讨论
跳线法就能避免了
受教了，谢谢
但是如果是gate接到metal1，然后通过metal2走长距离之后，再与S/D相连，显然这样的设计风险会小些
这种设计的天线效应不能够降低，因为在做metal2的时候，已经有via跟metal1连接了，这样metal2积累的电荷还是会通过metal1，传到gate上，damage gate的
天线效应实际上就是一种ESD现象
xiexie sharing
说的蛮好
受教！
shoujiao ！1
受教！
但是如果是gate接到metal1，然后通过metal2走长距离之后，再与S/D相连，显然这样的设计风险会小些
这种设计的天线效应不能够降低，因为在做metal2的时候，已经有via跟metal1连接了，这样metal2积累的电荷还是会通过metal1，传到gate上，damage gate
天线效应是在生产过程中的产生的现象，“通过metal2走长距离之后，再与S/D相连”这是不会产生天线效应的，为什么?因为metal2与S/D相连，S/D是扩散区，metal与扩散区相连是不会产生天线效应的，因为相当于metal与反向二极管相连，在gate击穿之前，早就泄放掉了。更何况，工艺中，每层metal做完，都是要有放电步骤的，所以是不会有天线效应的。一般情况下，反向二极管的击穿电压是6-8v，而栅的击穿电压是10v以上。
现在薄氧的击穿电压也就是2~3V
diode反向是有漏电的，但是不会到击穿电压的
受教了。