什么是晶体管的early电压，哪位知道？

early 效应也称为基区宽度调制效应。当双极性晶体管工作在放大状态时，改变基极-集电极的偏压将引起集电结耗尽区宽度的变化，因此也引起中性基区宽度的变化，这就是early 效应.Early voltage，是电晶体集极阻抗的一种估量值，高阻抗节点的阻抗值会直接相关于所用电晶体的尔利电压，更高的VA =更高的阻抗=更高的放大器增益。它反应的是共射BJT基区宽度调制效应的参数，一般对NPN平面管，Early电压的参考值为70~130V，典型值是100V。同时通过该电压可以灵活计算BJT内部的一些相关电阻。

学习学习了

二楼好详尽啊

学习了学习了

多谢二楼，现在才看到，非常感谢！

但是mos管的early电压和三极管的不一样

我记得好像是IV曲线反向延伸和电压轴的焦点是不是厄利电压啊

强烈建议 小编去看一本书《微电子电路，第五版》
这本书对基本概念的分析和讲解可谓一绝

依稀记得这个好像是晶体管沟道调制导致I-V曲线上翘，电流反向延长与电压有个交点，就叫厄尔立电压，反映的是沟道调制对于I-V特性的影响程度吧。

定义了一个新的系数 lamda 在mos中，但基本概念是一样的，就是mos管的输出电阻是有限的，并且越来越小了。 不过在短沟道中，我们更关心本征增益 gm/gds (仅仅与L和VDS有关)。130m TSMS的管子 大概50到60左右的增益，短沟道工艺，想设计高增益的电路，有点难，一是本证增益小，而是供电电压才1.2V 使得cascode 不能用太多。
推荐 《微电子电路》

为什么短沟道工艺设计高增益运放这么难?虽然沟道长度的最小尺寸在减小，但是我的L可以取得大一点啊，难道随着工艺的进步，不仅沟道长度要缩小，芯片面积也要按比例减小嘛?

为什么短沟道工艺设计高增益运放这么难?虽然沟道长度的最小尺寸在减小，但是我的L可以取得大一点啊，难道随着工艺的进步，不仅沟道长度要缩小，芯片面积也要按比例减小嘛?

恩，取非最小尺寸的管子是可以的。但主要供电电压才1.2V，想用cascode去提高增益，就牺牲了摆幅。 摆幅小了，信号功率小，相同信噪比的条件下，就必须把积分噪声做小，就导致要大电容，就导致功耗又上去了。
管子的本征增益一直在减小，更工艺相关。 高增益OTA难设计，static error的指标难满足，于是AD中有些不采用OTA了。
总之，低供电电压，短沟道的analog 难死了

你觉得如果运放基础相对扎实了以后该怎么玩?

感谢各位，微电子电路，抽空得看下，应该对我目前的研究有帮助！
另外请教个其它的问题，跨导放大器的pspice建模各位有研究过吗?需要知道哪些参数（以运放参数为例即可）?
补充说明：
只建立功能性模型（瞬态/平均），不需要内部管子的详细参数。

小编 你说的那种id/gm的方法有没有复杂点的例子?看到好多教程都是单级放大器的例子。一遇到复杂电路，这种方法就不会用了。

是的焦点就是电压值

学习学习了！