请问各位大虾,全差分运放的稳定性用stb怎么仿真?
如图所示,全差分运放怎么用stb来仿真环路稳定性呢?单端运放直接在反馈电阻旁插入一个Iprobe就可以了,全差分要插入两个Iprobe还是一个?谢谢
全差分电路采用“cmdmprobe”来仿真。
其中,CMDM=1为共模信号仿真;CMDM=-1为差模信号仿真。
谢谢了,我试试看。
很好用,谢谢了
谢谢小编,谢谢二楼的答案
牛人真多 啊,谢谢!
二楼说的很好
仿真试试去
你好!我在仿真全差分闭环的时候,用cmdmprobe仿真stb,如果将CMDM设置成-1才能仿出相位裕度,但如果设置成1,增益起点都是负值,这是什么情况呢?对闭环系统的稳定性有什么影响?麻烦你了,急求
seeing
不是说了吗,cmdm=1时仿出的是共模增益,通常都是负值,而且越负越好,对环路稳定性没有影响的。
共模增益有什么用,能说明什么
共模抑制比有什么用,能说明什么
Common-mode gain will disturb your output bias point. More intuitively, you may not get the full output voltage swing.
Common-mode rejection ratio implies how your circuit performs under different bias conditions. Higher the CMRR is, more stable output swing you will get. Hope I am answering you question.
顶2楼
got it
您好,我想问一下做差模增益仿真,cmdmprobe的接法是怎样的?
A: in1=inp, out1=outp, in2=inn, out2=outn
B: in1=inp, out1=outn, in2=inn, out2=outp
我用这两种接法,得到的增益不同,不知道哪一种方法是正确的呢?
或者是我的电路本身有问题?
期待回复,谢谢。
看看看看看
学习了!
一颗赛特
学习了