3.3V的芯片，如何做5V容忍的GPIO

要做一个5V tolerance的GPIO，芯片是3.3V供电，而且只有3.3V的管子可以用。怎么做呢?一头雾水，Input和OD output感觉管子都受不了啊，有什么特殊结构吗? 这种情况下，ESD电路怎么做呢?

肯定会有特殊的layer，去解高压相关的drc。

描述一下你的公司的领域，如果不是竞争公司，好说。

天下ic一家亲，不吝赐教谢谢您

好吧，亲。思路就是用一个nmos gate接在一个中间电压，让里面器件看到的电压低于3.3V。 PMOS 的衬底要浮起来，让管子任何两点看到的电压都不超过3.3V。

衬底是否应该串联一个电阻到地，以加强bs的耐压能力?这个电路放在最前面吗，还是只是作为input的开关?esd和输出是放在开关的前面还是后面?

ESD可以只用NMOS管的结构

開了眼界~
謝謝

不需要，因为各处的电压都小于3.3v了。用nmos esd 放在里面，因为esd是为了保护更里面的内部电路。

你这个tolerance是pad的输入会到5V吗

是。

有问题需要请教，PAD输入5V，NMOS管的VBS会出现5V的，NMOS会不会损坏?

因为只要有5V输入，这个nmos管就是on的，所以你说的5V其实是加在一个二极管上。不会损坏。
一定要用输入的电压分压，这样保证无论自己的芯片是上电还是断电，只要输入是5V，都是安全的。
另外提供一点背景，该电路大量生产十余年，没有问题。