微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 锁相环相位噪声和抖动的关系

锁相环相位噪声和抖动的关系

时间:10-02 整理:3721RD 点击:
最近在研究数字锁相环的噪声,因为应用背景是serdes,所以不像RF比较关心相躁一样,而是比较关心jitter。那么问题就来了,jitter分位RJ和DJ,而DJ又包括BUJ和DDJ,我怎么能将理论计算出来的相躁曲线、实际测得的相躁曲线和这些jitter种类分别对应上呢?比如按噪声源分类,包括PFD的噪声、divider的噪声、DCO的相位噪声和量化噪声等,这些噪声经过系统之后对应到最终输出的相位噪声曲线这个我会计算,但是怎么对应到最终的输出jitter呢?毕竟RJ是无穷大的,热噪声我积分应该积到多少频率呢?还有DCO的量化噪声应该属于DJ没错,但是应该属于BUJ还是DDJ呢?不明白的地方太多了,请各位前辈指教,或者推荐一些讲解详尽的资料也好。万谢!

还有一个问题,如果我对DCO的量化噪声进行积分得到量化噪声的rms jitter,那我如何转化为p2p jitter呢?毕竟DJ不是正态分布的,肯定不能用p2p jitter=14*rms jitter啊。请前辈们指点。万谢!

哪位前辈有试过将相躁转化为Jitter么?比如将DCO量化噪声转化为jitter?我看一些资料上提供的方法就是积分,然后得到rms jitter,但是对于DJ而言,rms jitter怎么转化为p2p jitter呢?毕竟对于RJ可以取正负7个sigma,然后p2p=14*rms,但DJ又不服从正态分布。我们的应用背景是serdes,所以比较关心jitter,而不是PN。很纠结,特此请教各位前辈。万谢!

好可怜,没有回答。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top