poly电阻疑问？
我想问的问题是：
1，poly电阻击穿机理是什么?是因为poly下面的绝缘层决定它的耐压吗?
2、如果是因为绝缘层决定它的耐压，为什么rhr1km通过拉长L，就可以提高它的耐压?
poly下面或上面的介质层一般击穿电压都在100V左右或以上，所以所谓耐40V电压和上下的绝缘层没有关系，但是和poly的间距有关系，两条poly之间如果是高压差，间距又非常小，可能会有问题，一般poly的最小间距肯定没有介质层的厚度那么大，也就没有100V的耐压了，至于最小间距下耐压是多少，得看工艺了。
个人认为电阻长度跟耐压没有多大关系，之所以要加大L应该跟电阻值有关系，L太小的话，电阻两头如果压差很大，电场很强，可能会使方块电阻偏移。另外，不论电阻体的掺杂浓度多大，电阻头的浓度是很高的，那么电阻就会形成两头P+，中间P的P+ / P- / P+结构，如果P-很短（L很小），两个P+的压差很大，P+ / P- / P+的结构是不是会发生穿通?类似于P / N / P的punchthrough，如果发生穿通，电阻值就变得很小了。
补充一下，根据我用过的一个工艺，高压poly之间的最小间距要避免电场强度大于1MV/cm，也就是40V压差下，两条poly的间距最小是0.4um左右。
rpoly和rhr1km都是采用GT做电阻，其中rhr1km是高阻电阻，就是多了IM层和A1层。
代工厂给的资料，写了：rpoly：voltage range :-5~5V
Hr1km:voltage range:-5~5V,for voltage range of -40~40V,the length>40um
1、poly1电阻耐压是-5~5，这个耐压是指电阻两端的电压差，还是指单个端口的电压?当它超过5V，会发生电阻过载损坏还是电阻与衬底发生击穿，或者其他现象?
2、如果我采用rpoly1_3t(在poly下面多一个nwell，其中n_well接电路最高电位，如45V，电阻一端和最高点位短接，这样使用可以吗?电压差是否要控制在5V范围内?
首先，设计规则给的是voltage range，应该是工作电压范围，并不是耐压范围，跟击穿没有关系。
voltage range是单个端的工作电压范围，超过这个电压一般不会发生击穿。但是电压大了，可能会引起别的问题，除了我前面回复中提到的，还有一个问题是可能会引起衬底反型漏电，poly是做在场氧化层上的，poly的电压过高了，会使P型衬底表面发生弱反型甚至是较强的反型，如果反型的附近存在两个有压差的N型区域，就会导致这两个N型区域之间发生漏电，影响功耗，甚至使功能丧失。因此设计规则中一般定高压poly下面要有接高电位的N well，避免可能引起的反型问题，同时对低噪声应用来说，也可以避免poly和衬底之间互相耦合噪声。另外，N well接了高电位，可能使得电阻和Nwell之间的介质层承受的电场强度降低，提高了可靠性。
关于高压poly电阻L的问题再补充一下，对于non-salicide的poly电阻，也就是高阻值poly电阻，考虑到可靠性问题，电流密度不能太大，比如，125度下，密度不能超过0.1mA/um，这个指的是每单位宽度的电流。电流密度计算公式为
Ij = I/W = V/(W*R) = (V/W)*(W/(L*Rs)) = V/(Rs*L)
其中I是流过电阻的总电流，V是电阻两头的电压，R是电阻值，Rs是方块电阻值。
在V和Rs一定的情况下，为了使电流密度不超过某个值，L必须要大于某个值。这个值是多少要看具体工艺了。一般情况下这个值都在好几百um以上了。
你rpoly1_3t的用法没有问题，电阻两头的压差可以比5V更大。但是你要看设计规则里面，这个电阻类型能不能用于高压。
同意楼上，融化在先，打坏在后，控制电流能力即可。
写的太好了，一直想点赞，可惜eetop没有这个功能
那一般 UHV 500V DEVICE 看过上面绕 poly , 是POLY 电阻可以使用高压500V吗?
==
Nitrogen implanted polysilicon resistor for high-voltage CMOS technology application
Characteristics and Breakdown Behaviors of Polysilicon Resistors for High Voltage Applications
[size=+1]ULTRAHIGH VOLTAGE RESISTOR, SEMICONDUCTOR DEVICE, AND THE MANUFACTURING METHOD THEREOF
United States Patent Application 20160181351KindCode:
A1
说到高压会导致衬底反型，虽然UHV电阻不会击穿，但电阻之间、或电阻与其它器件之间的连线部分会不会导致其下面的衬底反型呢?