微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 如何提高cadence的spectre仿真速度?

如何提高cadence的spectre仿真速度?

时间:10-02 整理:3721RD 点击:

虽然关于提升spectre仿真速度的帖子很多,但是小弟觉得总结的不是很完整,目前为止自己所知的方法主要有:1)ADE->output ->Save -all 中只勾选相关的信号;
2)ADE->Simulation->Options中的Analog选项,在其中的multi-thread一栏,填入最大并行CPU数量;
3)ADE中将仿真精度降低,conservative -> liberal,在相同条件下,liberal要比conservative 快3倍;
或者将仿真器改用APS,也全完按照上述两步进行设置,以提升仿真速度。
另外,为了节省磁盘空间,可以在option中(如瞬态仿真)将skipcout设置成每个N个点保存一次。
我现在正在设计一款14比特的低功耗SAR ADC,得数模混仿,要用到spectreVerilog仿真器,按照上述方法设置 MT:12 Tran:Conservative;SAVE ALL:Select(只存了一个输出) ;Skipcont:16;但仿真时间将近两个礼拜(整个系统)。请加下,各位大神还有什么方法可以进一步提升速度呢?

自己先占个sf

同求解决办法;

没有人回答吗?

spectreVerilog是否支持多线程仿真?MT12是否生效?

弱弱的说一句:是否可以改用UltraSim仿真器

很多时候,整个系统的仿真似乎都没法进行。看看能不能用一些简单的模型代替某些不是关键模块

支持的,但是有个问题是系统自动给你分配线程数,虽然写了12,但也最终也只有4线程

谢谢小编。最开始设计的时候,是将ADC的数字部分全部用Verilog来替代,比较器用理想verilog a模块替代,仿真还是挺快的。但现在用晶体管级实现整个系统后,就很慢了。虽然说,这种变化是必然的。PS. 现在将trn的精度改为moderate 或者liberal,仿真时间缩短至5天左右,但是与conservative对比,SNDR会下降3dB



不太了解混合信号仿真的情形;我们做纯模拟仿真时,现在电路规模较大的仿真很少用spectre,基本上是用APS;
同样是单核跑仿真,APS速度是spectre的3倍左右;
听说混合信号可以用AMS跑,不妨试试?

不太了解混合信号仿真的情形;我们做纯模拟仿真时,现在电路规模较大的仿真很少用spectre,基本上是用APS;
同样是单核跑仿真,APS速度是spectre的3倍左右;
听说混合信号可以用AMS跑,不妨试试?

另外,之前曾经跑混合仿真用过ultrasimverilog,可以设置仿真精度,精度低的时候仿真速度也快很多,适合于功能仿真,性能不能保证;

请问小编,使用APS时在userCmdLineOption当中是填入++aps还是+aps ?

请问使用APS仿真时在userCmdLineOption当中是填入++aps还是+aps ?

我不是在environment里面设置的,而是high performance simulation里面设置;

谢谢,ouyang00032,我没试过你所说的仿真器跑数模混仿,我可以试试看!另外,用APS仿真器,它的精度会比spectre略低

经过比较,我发现UltraSIMVerilog的速度至少是spectreVerilog的两倍 ,即使将SV中的trn精度设成liberal。但在使用USV的时候时候,记得在ADE->Simulation->Options中将Simulation Mode改成Analog(A),或者选择(MS),此时精度则需要设置为(2)。如果不是这么设置的话,仿真将会出错!另外,在使用的时候还有一个发现,在trn的option中可以将integration method parameters下的method 改为trap以提升速度。

谢谢!

UltraSim是好东西,不过小编不要忘记设置仿真精度,还可以设置每隔百分之几显示仿真剩余时长。
建议UltraSim仿真时候,电路中不要设置输出,这样,等仿真结束可以看全部的输出。否则只有保存的输出可以看

很不错,感谢分享

......................

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top