一般模拟锁相环里ADC用于干啥啊？

adc在pll里不是必须的吧。

不是啊。但是有的情况会用到，那ADC是干啥用的呢?

做VCXO用，或者做快锁跳频用于自适应

呃，有没有相关的文章给介绍一下的?不太懂您说的。囧

顶顶，别沉了。

在高速ADC中常常用到，用于稳定时钟，比如采样时钟

大大，您看反了吧?我的意思是在锁相环电路里的ADC模块是干啥用的?
如果有关于ADC里高速采样时钟的文章，还请推荐下。O(∩_∩)O谢谢

哦，我也差点看反了。知道是某种ADC里边可能需要锁相环。话说，不会是你当时听错或者记反了吧?
锁相环里的ADC，用在什么地方，很好奇。

同，我们组这次流的流水线ADC中就需要锁相环，不过后来又被老板拔掉了。

空文啊?

高速ADC都得需要个高频时钟来采样吧?不用锁相环用啥啊?

指的是调制器吗?

您能具体说说吗?调制器是个什么情况?发数据的吗?

小数分频锁相环里面不是有调制器吗，我就能想到这个

好东西，谢谢分享

见过用DAC。
算是ADC的就只想到jinlilijin讲的vcxo。

那DAC又是干啥用的啊?

在frequency hopping （如bluetooth）的系统里面 用来做自适应控制CP电流来补偿
温度工艺对on chip filter的影响造成的带宽变化。
简而言之就是控制阶跃相应稳定时间不受温度和工艺的影响

不是用外部送进来的时钟?

你们是正向设计?

会不会是高速Serdes中的CDR用了ADC来采样输入信号，然后在数字域完成复杂的均衡同步等功能

AFC。