微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 请教各位专家,时钟路径上的电源噪声会逐级叠加吗?

请教各位专家,时钟路径上的电源噪声会逐级叠加吗?

时间:10-02 整理:3721RD 点击:

比如我有一个CLK_REF的时钟源,相噪曲线-110dBc@100Hz,-150dBc@1MHz等等等
经过好几级LDO供电的buffer,每个buffer由噪声不同的LDO单独供电
最后一级的CLK相噪是由这些LDO noise叠加而来的吗?
我这边仿真的结果是电源噪声不传递,每一级buffer输出只能看到自己电源的noise,感觉无法解释。

那你不加LDO看到的是什么呢?

我觉得不加LDO没有任何意义吧
buffer肯定是用LDO供电的,我现在想评估的就是LDO noise对最终输出phasenoise的影响。

我的意思是如果你不叫LDO,在buffer一边看到的phase noise和你输入有没有什么区别。因为即便不考虑LDO的噪声,buffer本身不是也会对PN有影响嘛

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top