bandgap里面的运放

大家都知道bandgap里面的运放主要作用是利用深度负反馈来使两条BJT支路上端的电压相等，可是我看很多设计中的运放，都是简单的单级结构，也就是差分输入，电流镜负载，单端输出，这样的话增益最多也就几十，那么怎么能保证是深度负反馈呢?这样的话感觉两条BJT支路的电压相差有点大啊，更要命的是，一扫描温度，在保证运放尾电流源一直处于饱和状态的前提下，输入和负载管还会进入亚阈值区，这不是更加大了误差么? 这个运放的指标到底是怎么考虑的啊,不可能这么随便吧?

同问！

op如果是单级的话
应该还有OP外面电流镜和电阻加三极管那一级吧
加上那一级gain就不小了

单级运放用折叠共源共栅结构，增益能到60dB

确实是这样，不过这样的话那个电流镜就是作为一个共源放大级在用?那他的负载不是恒定的啊，而且这样就是2级运放了，还需要补偿什么的

不用二级运放一般是考虑米勒电容对PSRR的影响，如果你有其他方法可以提高PSRR，用二级也没问题啊，而且用两级的话，环路增益会大一点，对PSRR会有好处，最终谁的PSRR好，还不一定呢

大多都是两级结构
1. NMOS差分输入-单端输出+PMOS电流源
2. PMOS差分输入-单端输出+NMOS单端输入-Diode-PMOS+PMOS电流镜
增益都是两级运放的量级，都在1K~10K这样
对于普通的Bandgap就足够了
减小mismatch有两个方向
1. 增加面积（如果面积足够大，工作在亚阈值也没问题）
2. 提高过驱动（这样做，会损失工作电压范围）

一般能到60dB以上，这样就可以了，要求再高一点，做到80～90dB也不难。

我想知道运放两个输入端电压相差2mV算嵌位吗?

用書上有op鎖的
加上良好的layout
就很輕易可以做到1.2V+-3%

那对于这种简单的OPA，再LAYOUT时应该注意些什么，不属于全差分运放，匹配方面要求应该不高吧！

你的经验与我的差不多

增益低，导致输入偏差大

mark，学习中

mark 学习中

好深奥，学习一下

bandgap里面的op可以用两级的吗?为什么仿真出来 op的输出管就会进入线性区呢?

结构简单的比较容易稳定。