关于vcs-xa混仿中spice-top的设置问题讨论

vcs-mx UG支持以spice作为top-level的混仿，但是按说明需要使用vcs 进行编译，命令如下：
vcs -ad=setup.inittop_module_name.....
top_module_name 按UG说明需要填写top-level的名字。
问题是：这个top_module_name如何填写? 我的顶层是spice网标激励 ，顶层文件名是my_top.sp，这个写进去不行，报错！
希望有用过的高手给指导下，如何解决，谢谢！

貌似没人知道?

貌似搞的人不多哦

这个top_module应该是design的top名，而非激励吧

解决了。最后还是改成以verilog_top的比较好。

必须是数字模块调用模拟模块才可以，这样就可以用数字模块的top_cell名字来作为top的名字。

thank a lot, good ！

thank a lot, good ！

这个top_module应该是design的top名，而非激励吧

thank a lot, good ！

关于vcs-xa混仿中spice-top的设置问题讨论