ams ultrasim 仿真请教

小的最近在做ams仿真，因为电路比较大，所以选择了ams ultrasim的仿真器。现在出现的问题是pll的时钟在模拟电路中是正确的500M，但是到了数字模块中，会出现一些时钟丢失的情况，就是隔一个时间段就会出现丢失一个时钟的情况。小的拷贝了同样的模块 跑两路时钟，发现数字模块读取时钟之后，两个同样的模块丢失时钟的时间点还不一样。有没有大虾帮忙看下什么原因造成的?小的已经设置了各种仿真精度跑，但是都会出现这个丢失时钟的问题。

精度设置到了数字逻辑部分就应该不起作用了. 而且这个效应也许会随着P&R结果的不同也不同的. 除非你用完全的模拟仿真，那么把精度设到最高。否则的话，建议你先验证数字部分的时序. 修补过时序之后,拿综合过的数字逻辑来跑混合仿真. 这样应该好一些吧,如果仍然出现同样的问题,我就怀疑还是模拟和数字的接口部分有问题. 比如你可以尝试把电平转换的阈值设低一点,不过这样也等同于说明你的电路只有在快工艺条件下才完全工作?

是的，我已经修改了connectrule，采用不设阈值的方法采集数字信号，已经没有问题了。

那是否有在慢工艺角时序不满足的风险呢? 要分清楚这个是流程上的问题还是真的开关阈值影响功能的问题.

who know it?