cadence spectre仿真报错

仿真时接入多个直流电源出现错误如下：
Fatal error found by spectre during topology check.
The following branches form a loop of rigid branches (shorts) when added to the circuit:
V0:p (from OC to 0)
V4:p (from VCC to 0)
请高人指点，谢谢！

V0,V4两个电压源输出结一起了

嗯，电源之间短路了。

呜呜u呜呜呜

嗯。谢谢。
另外，再请教一下在cadence的spectre仿真中，VCC和COM以及vdd！和gnd！的关系/异同。谢谢

1.为什么VCC到COM之间不能接电源?
Fatal error found by spectre during topology check.
The following branches form a loop of rigid branches (shorts) when added to the circuit:
V4:p (from VCC to COM)
2.为什么VCC到gnd！之间不能接电源?
Fatal error found by spectre during topology check.
The following branches form a loop of rigid branches (shorts) when added to the circuit:
V4:p (from VCC to 0)
3.而vdd！到gnd！或者vdd！到COM接电源都是可以的。

想请教在cadence的spectre仿真中，VCC和COM以及vdd！和gnd！的关系/异同。谢谢

俺也遇到这问题了，电源根本没有短接，好像把pin或者label删掉就行了。

非常感谢，解决了问题了

中间加个0欧姆的电阻，仿真就不报错了。

感谢分享

新人注册第一帖，我遇到过同样的问题。但是解决方法不一样。
九楼提到的加电阻 在我的cadence仿真中失败 还是短路 只是从vcc到gnd短路变成vcc到电阻的节点短路。
我自己仿真是load别人的库文件 仿真目标反相器。后来我把所有电源删掉 居然通过了仿真查看瞬态信号 发现不知道哪里给电路赋予了电源和输入信号。
我最后不用别人的仿真副本 自己重新加载工艺文件 仿真反相器就正常了。
但是如果只给输入加信号 不给VCC加信号 ，vcc不知道哪里还是会自动加载一个pulse。给VCC加一个vdc,INV能正常工作

感謝樓主的分享

我出现这个错误是因为模块的vdd连到了一个vdd的symbol，删掉symbol就好了

遇到过很多次这个问题，然后我就加了一个1欧的电阻就不报错了，不知道这样对不对，不太懂。