buck电路占空比不能是100%的原因有哪些？

buck电路可以达到100%占空比，若你的电路不能达到，应该是控制不合理或某些delay导致的。

我知道的是，有些DPWM模块本身就无法产生占空比较小或较大的方波

buck or Dc/dc 都可以
ac/dc 因為怕 transformer 飽和所以一般到 75~85
但實際多 < 50%..
flyback 很多是使用 DCM 只有 90v 會進 ccm + slope compensation .

PSR 也習慣 < 50%

thnak you for yuo

如果有bootstrap电路，有可能就不能做100%。要留时间给boot电容充电。

学习了，谢谢~

对于top sw选用nmos的电路，需要bst cap来给顶部驱动供电，如果占空比100%，电容无法刷新充电

请问占空比达到 100%的问题解决了没有啊? 我也碰到了类似的问题

pmos和nmos的导通 原本就不交叠，那么是不是就无法做到 100% 占空比呢?

thnak

buck电路占空比不能是100%的原因有哪些?

buck电路可以达到100%占空比，若你的电路不能达到，应该是控制不合理或某些delay导致的。

我知道的是，有些DPWM模块本身就无法产生占空比较小或较大的方波

buck or Dc/dc 都可以
ac/dc 因為怕 transformer 飽和所以一般到 75~85
但實際多 < 50%..
flyback 很多是使用 DCM 只有 90v 會進 ccm + slope compensation .

PSR 也習慣 < 50%

thnak you for yuo

如果有bootstrap电路，有可能就不能做100%。要留时间给boot电容充电。

学习了，谢谢~

对于top sw选用nmos的电路，需要bst cap来给顶部驱动供电，如果占空比100%，电容无法刷新充电

请问占空比达到 100%的问题解决了没有啊? 我也碰到了类似的问题

pmos和nmos的导通 原本就不交叠，那么是不是就无法做到 100% 占空比呢?