关于ADC的INL/DNL测试问题
最近在做ADC的静态参数仿真，本人所要测试的ADC为10bit 300Ksps。
如果采用码密度测试方法来测试INL和DNL的话，输入斜坡信号，假设每个code取10个点，那么仿真的时间就是3.33us*10*1024=34.2ms。
这个仿真时间有点太长了，请问各位大侠有没有什么其他的仿真方法?或者能让仿真速度提高的方法?
谢谢各位了！
cadence - aps
呵呵，谢谢了啊，研究下看怎么用
完全没有必要仿真DNL/INL。你做个FFT看看动态性能就OK了
半支烟，看过您之前发表过的关于INL/DNL的帖子，呵呵，不过小弟是新手，没怎么看懂，呵呵
我想问问，论文上如果不写静态特性仿真可以吗?或者可不可以只仿真某个点（比如说512point)的INL/DNL?又或者我只从全0扫描到全1（每个code只采样一次），然后只查看输出结果有没有漏码就可以了?
说实话，全部仿真的话时间确实比较长，呵呵
谢谢了！
码密度测试输入ramp信号? 谁告诉你的?码密度测试用sin作为输入的
仿真做INL/DNL需要太长时间，看看dft结果就好了
我记得EE247上面码密度有用ramp信号的啊，小弟刚开始学习静态参数的测试，弄错的地方请您指点，谢谢了！
仿真阶段可以用RAMP输入来求ADC DNL/INL，因为仿真阶段可以输入的RAMP信号是理想的；而测试阶段用的code density test一般采用sine wave信号，这是因为“理想或符合精度”的sine wave在测试阶段比较容易获取，而测试阶段比较难生成”理想或符合精度的ramp信号“。
对，领教了，呵呵，谢谢指点！
另外问一下，仿真精度方面，liberal和moderate之间的精度会不会相差很大啊?
INL/DNL 测试可以用ramp输入也可以用sin'输入只是统计方法不一样，有一个转换公式。但结果理论上是一样的。因为sin输入既可以统计INL/DNL又可以统计SNR，所以测试的时候用sin的比较多，但是测试和仿真INL/DNL我更倾向于用ramp，因为那样不仅可以看INL/DNL ，更可以查看non-linearity,很直观，而sin输入则看不到
liberal与moderate仿真精度差蛮多的，具体数值不记得了。一般都是用moderate；conservative速度太蜗牛了；liberal在analog或在意精度的仿真，感觉还是要谨用。若觉得moderate还是速度太慢，可以适当调整analog options中的：reltol/vabstol/iabstol选项。当然最好是能配合一些加速的仿真器，比如APS/Finesim等。
我也觉得liberal和moderate仿真精度差太多了，昨天liberal仿真结果出来时，一测ADC的ENOB只有6bit，吓了我一跳。
今天把moderate仿真结果看看对比下，呵呵，谢谢您了！
你加个Turbo加速窗，能快很多。
实际上有些测试源的精度，正弦信号要远好于ramp信号，我之前用的一款信号发生器正弦有12位精度，ramp只有7位。所以很多时候比较喜欢用sine做code density测试，当然我这儿的设备比较差劲，也没有其他办法。INL/DNL是静态指标，跟SNR/SNDR这种动态指标是两回事情。虽然有点关系，但是有时候SNDR很差，INL/DNL可能很好，反之也存在。所以不太理解上面说的INL/DNL不用做，做个FFT就可以的提法。
还有你说得应该是仿真，而不是测试吧?那又是另外一回事请了。
标题
sndr好，INL/DNL必须要好！
仿真中没有noise，只要速度满足，INL/DNL和频谱分析直接相关。
再说了，不带mismatch，INL/DNL有意义么?
半支烟，
您好！
请教一下，turbo加速和aps哪个快一点?
另外我这边设置成aps仿真的时候，总是停留在“waiting for available license for virtuoso(R) spectre"这里，仿真不了，不知道什么原因?
谢谢了！
抱歉我只用过turbo加速。你选择性保存节点也能稍微快一些。如果数据量很大的话。我当时取1024个点只要1个半小时跑完。
你也说要满足速度要求了，反过来，在测试SNDR的是也会出现有些码不出现的情况，如果这些码有问题INL/DNL是可以表述出来的。举几个反例。当然我也说过了，多数情况下，这两者是有关系。
另外不要觉得没有matching，仿真阶段仿INL/DNL就没有意义。举个例子，至少在后仿真阶段就有可能会发现问题。
如果仿真中非相干采样，点数较大，应该所有的code都要出现的
你说的对。
但是仿真中不做coherent，仿真时间会长很多。有时候需要取舍一下。另外做code density测试时候，对于输入正弦信号的频率，幅度，offset，都会有具体要求，最终使得各个输出码能够得到很好的遍历。
这两者还是有些细微的区别。
不过仿真的时候，尽管用ramp信号。
你好，看了你的留言，请问为什么没有必要用ramp做DNL和INL，（我的想法是测sample,与理想ramp比较，再在excel计算得出）谢谢！
以10-bits來說
我認為conservative方能滿足
可使用 mulithread & +aps 來加快simulation
Good luck！
学习学习
你好，请问Turbo加速窗怎样添加啊，谢谢！
您好：请问Turbo加速窗怎样添加啊?
另外，ADC要不要在Cadence里进行DNL/INL仿真，用ramp输入信号，导出用excel算出，流片回来用码密度法测试进行数据对比?
非常谢谢！
您好：
请问
ADC要不要在Cadence里进行DNL/INL仿真，用ramp输入信号，流片回来后再用码密度法测试进行数据对比?
谢谢！
您好：
请问您好：
请问
ADC要不要在Cadence里进行DNL/INL仿真，用ramp输入信号，流片回来后再用码密度法测试进行数据对比?
谢谢！
我在spectre做仿真的时候不做DNL/INL的仿真的， 我只看频谱，看harmonic
所有INL/DNL 上的问题都会出现在频谱上
我之前说过，INL/DNL仿真没什么意义，只能看看opamp的gain够不够
由于电容mismatch这一造成INL/DNL degradation 的因素没有加入，仿真就没有太大意义
但是你当然可以用ramp信号做INL/DNL的simulation，免得老大们challenge你，把事情做的严谨总没有错
实际测试的时候ramp可以测位数比较低的ADC，resolution高的ADC 就可以用code density去测，因为有输入带来的影响更小，结果更可信
谢谢老大，那为什么用ramp测低比特的呢，用什么方法，还是用code density吗?我研究下code density，非常感谢！