请问深阱工艺是什么？

同问。

这个… 需要看具体的工艺阿。
一般的说，目前的大多数工艺，都是采用浅双阱工艺，即在P-SUB上做N阱和P阱注入，阱深都较小，减小横扩，这样在某些工艺里增加深N阱，就可以把P阱兜起来，实现该p阱内的Nmos管衬底电位的自由选择，亦或者构成纵向NPN结构。等等…

深阱工艺用于什么样的器件中?在那些情况下需要使用双阱工艺?

你的意思只有深N阱工艺吗?并且怎么理解深N阱工艺把P阱抬起来就可以让NMOS的bulk电位自由的接?
另外应该可以是同时深N阱和深P阱工艺吧?

当然不是只有深N阱，深P阱也有，所以我说要看具体的工艺来解释。
至于你说的衬底隔离，一般这样来实现：
深N阱里再做P阱，然后在P阱里做NMOS，这样通过深N阱接高电位来与PSUB实现反偏PN结隔离，如此NMOS的衬底，也就是深N阱里的P阱就可以自由接电位了。 这种应用的时候要注意，NMOS的B/S/D电压不能超过深N阱的电位，否则可能打开寄生三极管。

衬底隔离器件、高压器件、BCD等等工艺里，都会用到深阱，这些在Design rule里都会有解释的，看器件剖面示意图就清楚了。

关注一下...

刚好遇到一个项目，深井的NMOS管子版图少画了隔离层，项目彻底失败！
深刻教训！
同学需要多多了解这个工艺及版图呀！

对于楼上这位项目失败表示同情，但工艺一定要遵循design rule，否则必败！
深井工艺现在一般存在于BCD工艺中，作为浅掺杂的高压井使用，当然在CMOS工艺中增加deep NWell是隔离NMOS非常好的一个选择。

可以问下TSMC的.18工艺是N阱还是双阱呢?

学习学习，，同问！

学习学习，同问！

少画一层是怎么过drc的。

学习了