csmc0.5 深N阱工艺怎么画？

在原理图中有两个NMOS管的衬底接的不是源级，而是接漏极，但源级和漏极接的都不是地，这两个管只是一个中间的管，所以不懂在画版图时，它们的衬底怎么接?问过其他同学，他们说要弄成深N阱工艺，具体怎么接它们也不知道，求大侠帮帮忙。

还有是不是每种工艺都有深N阱工艺?

源漏级是根据电位判断，而不是根据位置的。nmos是不会有衬底接在漏极上的，低电位的就是源级。
如果设计并没有特别需求，是可以把nmos衬底改成直接接地的，但这个需要再仿真一下性能。
深阱工艺大概是可以在nmos下面预先做一个埋层，可以隔离一部分衬底噪声之类的，不少前辈都把它当独立的阱用，但是这个和双阱工艺还是不太一样的，个人觉得这么做有风险。
我是新手，希望有帮助。

谢谢了，我也是新手。那我只能再改改原理图，看看能不能接地。如果真不行，就要换个结构了。

我又查了查资料，再补充一下
有的深n阱工艺是有独立的p-well，nmos做在p-well里面，然后p-well又在deep n-well里面。这样就是完全隔离开的了。
这两种都是防止衬底干扰的，但截面图上不太一样，所以看看工艺手册比较好。
另外，一般是rf的工艺里才有，std cmos工艺是肯定没有的
期待有大牛来详细讲解一下啊！

就是这样的. 但这种工艺相对成本就比较高

csmc 0.5 mixsignal没有deepnwell，别瞎搞。

怪不得我找不到DNW那层物质，现在就只能改电路了。

我同学用smic0.18画出来了，但是csmc的 找不到对应的物质层。

你同学随意用dnw，也是瞎搞。

那什么情况下，用dnw比较好呢?

不得不用的时候。多一层layout就多一张mask，多一道工序，多一层成本和风险。

有道理，谢谢~

能具体讲一下吗，他的DRC和LVS都过了，我们都是新手，也不太懂，所以也就认为是可以的了。

如果你的电路可以用一种器件达到性能，就不要用两种，可以用简单结构，就不要用复杂结构。节省成本只是小事，可靠性才是大事，设计过程中必须考虑。当然你们刚开始学，考虑不周全很正常。读书期间要求不会那么高，老板有的让你流片已经算牛逼。

这个确实是项目的一部分，后面也是要流片的，但我们老师也不是很懂，他只对数字部分比较拿手，所以模拟部分都是我们自己在弄，边学习边摸索。总之，谢谢你的帮助。

受教了

学习了

如果电路中（三输入与非门），最上边的N管衬底是不接地的，需要一个深N井，可是在别的工艺里没有深N井，该怎么办呢?如果改电路，将它的衬底接地，那么在版图中又该怎么画出它的衬底接地?它的源漏都接了上边P管和下边的N管，怎样画才能体现它的衬底接地了?（PS：我是一名刚入门的学生，不太懂这些）

你可以先把版图文献中关于“衬底接地”的内容找出来看看。NMOS源漏虽然在P衬底上但是是N+掺杂，而衬底接触是P+掺杂。