运放的offset为什么和输入对管的过驱动电压有关

工艺失调，系统失调，还有等效输入噪声等，
这些offset,如有减少，都需增加输入管的Gm
也就是减少过驱动电压

1# liuch8250
对于一般的远放来说，输入对管要通常要提供较高的跨导，才能产生较高的增益。在消耗电流一定的情况下，管子的过驱动电压应该尽可能的小，这样管子的尺寸较大，失配才会较小。一般来说，过驱动电压选在0.2V是一个比较好的选择。

3# hujiuyun2009
一般来说，过驱动电压选在0.2V是一个比较好的选择
--------------------------
差分对管也这样吗?
嗨，不要误人子弟了

差分对的过驱动电压是越小越好，电流镜是越大越好。但是这些尺寸是被工艺、电路结构、面积要求限制的，需要折中。比较好的办法是先预估一下你所预期的offset，如果不引入Chop、Auto Zeroing或者是Survivor Strategy的技术的话，CMOS Opamp的Offset的极限就在1mV左右。
详细资料请看：《Dynamic Offset Compensated CMOS Amplifiers》 和 《AN ACCURATE, TRIMLESS, HIGH PSRR, LOW-VOLTAGE,CMOS BANDGAP REFERENCE IC》在资料区都能搜到，我就不骗你信元了。

简单来讲，OPAMP的OFFSET可分为两类：系统失调(systematic offset)和随机失调(random offset)。Systematic offset是可以预知的，它与设计有关，比如OPAMP的增益，那提到增益，自然会想到gm，想到gm，也就会推到Vdsat(过驱动电压)。理想的OPAMP增益是无穷大，当用OPAMP的反馈形成BUFFER时，输入和输出的电压差理论上应该是零，但实际上OPAMP的增益是有限的，这就会造成offset，通常，增益越大，offset越小；还有，虽然设计中管子的匹配无误，但实际工作中相匹配的管子的工作状态会有差别，比如电流镜，虽然匹配的两个管子的Vgs一样，但无法保证Vds相同，虽然都处在饱和区(saturation)，但电流还是跟Vds有关的，这样一来，电流镜产生的误差就会带来systematic offset。另外一种offset是random offset，它与电路的设计、管子的尺寸大小、版图、工艺等等都有关联，它是不可预知的，只能从各个方面来尽量减小它，当然，一个设计的random offset的变化范围是可以大致预先估计出来的；还有，random offset的变化范围大致上是个高斯分布。也就是说，如果设计、版图、工艺等各个方面都非常完美，random offset的分布应该是以零点向两边对称分布的；如果看到offset除去systematic offset后，往一个方向偏，就要找原因了，通常问题会出在版图上。

Wind200sp3、ulsi123两个牛人讲话了

固有的系统失调如何减去呢?是用仿真值吗?

Razavi第十三章应该有讲，可以看看

xvczcv

同意

对于相同的输入失调而言，较大的输入对管GM，产生的input referred offset较小，这个也是为什么BJT比MOS失调小的原因之一

BJT offset 小，主要是因为工艺吧。

输入差分对管的过驱动电压太小的话，阈值电压失调占的比重就会很大，肯能也会影响运放的Offset,不知道我说的对么，欢迎指正

看看公式ID=0.5*UN * COX * (W/L) (VGS-VTH)^2 ,
假设偏置电流不变，例如电流源负载的一级差动运放的输入对管，如果工艺的变化量很小的话，例如W/L 增大5% ， 要维持相同的电流那么 (VGS-VTH)^2大约会减少5%，VGS-VTH 会减少约2.5% ,这个2.5%*(VGS-VTH)就是失调量，显然和过驱动电压的大小有关，对于负载管，那又是另外一种考虑了。

学习了

ddddddddddddddd

thank you

xuexi...

thanks for share

nice...

3333333333333q

我猜你的情况是差分对进入不饱和区导致增益降低所致。

学习了

学习了。

学习了！

学习了！
——————————
关于减小失调，
管子大失调小，WL
过驱动电压小，Vgs-Vth
版图对称设计，Layout

讲的挺对啊！

学习了

路过学习大牛