PLL在VCO中间频率处失锁

本人做的一个PLL前后仿真都没有问题。测试时发现VCO不能稳定在中间的一段频率内（比如VCO频率范围300M~800M），当VCO在500M左右时PLL环路不能锁定，输出一个频率振荡的信号波形。（换片测试均有这个情况）
求问有哪位大虾出现过类似情况吗?

什么信息都没有，不好判断。可能是PM不够

终于有人理我了，谢谢！
这问题的确是很难定位。环路的相位裕度应该是足够的，加上我还留出Icp trim位，可从1x调节到4x。
LDO的相位裕度的确不高，两个级联，一个是二十几度，一个是三十几度。联仿的话PM变化不大。

vco有没电容阵列?有没有测试频带覆盖?分频器有没有问题?

ring结构VCO，没电容阵列。
不知道你说的频率覆盖什么意思?VCO频率范围测过，300m~800m。
分频器应该没问题的，相同的配置，改变输入频率，PLL可以锁定。

实在没办法，改变温度或者电压试试

正有此意！去测测~

这个频率带很小哈 可能是分频的原因

分频的话为什么在中间的频率上有问题?

看你的分频噐用的什么结构哈 我只是遇到过 仿真仿不出来

用的是counter的那种

小编后来是如何解决的?现在我测试也发现这个问题，在VCO高频和低频时都能正常输出，在中间频率处却不能输出，这是为什么?

你是小数分吗?

是小数分频，但是不锁定时SDM没有工作，是进行的整数分频模式