自举电路中的Verilog-a的疑问
时间：10-02
整理：3721RD
点击：
请教各位一个问题！谢谢了在自举电路中，GND是如图1（幅度为12V）所示的变化，有一个自举电容二极管，将VCC也举高了，此时在自举电路中有一个逻辑门非门，它的Verilog-a代码如图2所示，其中Vout_val=！(logic_in)?V(VCC):V(gnd) 请问这句话对吗?我感觉有一些问题啊，我把自己写的非门加进去仿真一下变得非常非常非常慢。
自己顶一个@