诡异的PLL
时间：10-02
整理：3721RD
点击：
如图，当PLL锁定后，待了一段时间后失锁，然后又锁定，坑爷啊！有谁知道原因吗?
环路没问题啊。你还是查查哪个节点抖动了没。
仿真时所有的模块都是行为级，最简单的整数PLL，外加激励只有直流电源和参考频率，不存在哪个节点中途发生抖动啊?
再檢查看看你撰寫的行為模塊在14us時會發生問題嗎?
或者直流电源和参考频率在14us時會發生抖動嗎?
没有啊......
见了鬼了......
asdwasdd
什么意思啊
哈哈，小朋友，我来终结此贴吧！是这样的，当系统趋于稳定后，cadence就会把step给relax掉，这样accuracy就失去了，而脱离稳态后，step又会减小。为了消除这种情况，可以加一句bound_step。
这个加一句是指在哪里加?
加在VCO里面