sigma-delta关于DAC失配的DWA优化算法
也可能是我建的模型有问题?有木有好心人帮忙看看分析下呢?
别沉了...木有人做过DWA了吗
不知道你具体的是用那种DWA方式，不过肯定的说采用DEM（dynamic element match)的方法能够明显的把Tone的能量打散，这是一阶的效果，更高阶的方式还可以把打散的能量向高频部分搬移，进一步优化SNDR的指标。具体到mismatch的组合上来说，其实怎么给mismatch同输出的特性是无关的，我仿真的时候给的都是通过random函数加的，仿真结果也表明DEM有优势。怀疑你的实现可能没有描述准确，或者你仿真的点数不够多。
或者这么说，如果采用了你的算法，在某种给定的mismatch值的条件下，你发现信号的谐波分量没有能够得到抑制，那么肯定是你的code写错了
我的DWA算法模型搭的应该是没问题，我检查了输出码流，可以实现按指针循环取值，不知道是不是我用的ADC模型不对，朋友方便帮我看看我的模型吗? 我QQ是314821579，或者您的QQ私聊发我，我加。
顶贴只为俺下载，喔喔呵呵
你可以看看understanding delta sigma data converters里面6.4节,里面有提到使用DWA对于DAC非线性的假设
mismatch该怎么给你可以参考allen书上的分析方法
你第二个情况下的mismatch设的有问题，mismatch的综合应该是0
我看了understanding书上说是失配误差之和应该为零，于是我就用rand函数产生8个-0.01到0.01之间的数，它们之和为零，在这种情况下，DWA的效果确实很好，每次都接近理想无失配情况下的DAC了。但是他的这种假设有什么依据呢?是不是太理想化了....在实际的芯片制造中，元件失配误差之和可不一定为零啊，完全是不可控的。
不等于0 就是gain error.不是非线性
这里是你的理解不对。其实应该保证所有offset相加之和为零。
原理是这样的，比如有三个电容，值分别为9pf，8pf和7pf，我们就可以认为理想的平均值就是8pf，而每个电容的误差就是1pf，0pf和-1pf。对于DEM算法，对于所有单元取平均就是理想值，而，每个单元的误差就是其本身同理想值的差。这样理解，才能够明白在轮询算法中，每个单元遍历一次以后，所积累的误差归零了，因为所有的offset相加的结果就是零。所以，采用DEM算法能够在运算多次以后把独立单元的误差消除掉，达到了设计目标。这个算法旋转得越快，消除误差的作用越好。一般么就建议8个或16个单元用。更多的话效果就会打折扣。
你再看看书
请问这个失配和为零在哪本书上有解释呢?我写论文好参考下
真是对你无语了，失配服从正态分布
我算是明白了，在实际芯片制造中可以等所有的电容都做出来以后，再测得它们的电容值，算得每个电容的平均值就是就是这几个电容的理想值，这样就能保证offset和为零了。多谢指点
我确实比较水哈，本来是做数字的，看的书也不多
推荐Sigma Delta ADC/DAC/PLL交流群:317605756。
本群主要专注Sigma Delta ADC/DAC/PLL 建模/设计/仿真/测试/应用等问题的讨论交流。比如，
1). 系统建模与非理想分析
2). DT-CT转换
3). loop filter 设计
4). excess loop delay 补偿
5). multi-bit DAC线性化
6). audio and measurement ADC
7). 宽带CT-SDM
learning ！
(Sansen and Geerts) Design of Multi-Bit Delta-Sigma AD Converters
帮顶~不沉
谢谢分享
能不能留个联系方式 我在做这方面有很多不懂的地方 q 374112370
个人觉得是mismatch设定的问题，在Franco书上有例子你可以参考一下
请问Franco书 是哪本书啊?
书和论文都是针对各支路统计随机失配分析的，请问有没有资料对确定失配下的SD-DAC信噪比分析的，因为对于一块确定的芯片，其失配应该已经固定下来了。
最近在研究这块，顶一个