PLL锁定后如何检测PFD与输出的相差？

时间：10-02 整理：3721RD 点击：

PLL锁定后 PFD与VCO输出不可避免还是有一定的相差的。有没有办法可以检测到这种相差到底是多大?以便减小或消除?
最好是可以不用仿一次PLL锁定因为时间太久，麻烦提供一下这类文章谢谢。

检测的话肯定是做仿真咯，先测PFD的特性再测它输出进行比较。仿真那么久做啥，你锁住要花多长时间?
顺便问下你设计的PLL捕获频率是怎么计算的.

type-2 pll, 最后 pfd两个输入的沿要对其的。当然有dsm会跳。

服务器跑一周差不多

固定相差应该是表现为杂散吧，做下频谱分析就看到了

thank you ........................

栏目分类

PLL锁定后 如何检测PFD与输出的相差？